Programm 2025 *

Erkenntnisse von Branchenexperten und Marktteilnehmern

1. Tag der Technologietage Leiterplatte

Check In & Welcome Coffee

Begrüßung der Teilnehmer im Plenum

Maria Beyer-Fistrich | ELEKTRONIKPRAXIS

Die Leiterplatte mit Embedded Component Packaging (ECP®) als funktionaler Baustein

Dr. Hannes Voraberger

Dr. Hannes Voraberger

AT&S Austria Technologie & Systemtechnik

  • Beschreibung

    Traditionell sind Leiterplatten mechanische Trägerelemente, die gleichzeitig elektrische Verbindungen zwischen ober- und unterseitig installierten Komponenten herstellen. Mit der fortschreitenden Entwicklung werden Bauelemente immer kleiner, arbeiten mit mehr Leistung und werden mit schnelleren Signalen beaufschlagt. Zusätzlich muss Hardware immer mehr Funktionen auf kleinerem Raum ausführen.

    Beim Designen der Hardware müssen folgende Punkte beachtet werden:


    • Ist die Stromversorgung stabil (engl.: Power Delivery Network)
    • Wir die Schaltung ausreichend gekühlt?
    • Passt die Elektronik in das Gehäuse?
    • Können alle gewünschten Funktionen untergebracht werden?

    Unzureichende elektrische Funktionalität und thermische Effekte können Entwickler Zeit und Geld kosten, wenn Standard-Lösungen nicht mehr funktionieren. Embedding – das Installieren von Bauteilen in der Leiterplatte – kann hier helfen mehrere Probleme auf einen Schlag zu lösen. Innenliegende Bauteile sind einfacher zu kühlen, was thermische Hotspots entschärft. Außerdem vermindert sich die benötigte Fläche und die Signalintegrität wird verbessert. Dieser Vortrag liefert theoretische Hinweise und zeigt praktische Beispiele rund um das Thema Embedding.

Ultra HDI-Leiterplatten – alles, was Sie darüber wissen müssen

Hüseyin Anaç

NCAB GROUP GERMANY

  • Beschreibung

    Die heutige Elektronikindustrie ist durch einen starken Miniaturisierungstrend gekennzeichnet. Komponenten werden immer kleiner, was auch neue Anforderungen an das Design der Leiterplatten stellt, auf denen sie montiert sind. Die NCAB Group engagiert sich intensiv in der Arbeit mit der IPC zur Entwicklung von Standards für Ultra-HDI-Leiterplatten (UHDI) Seit 2024 liefern wir UHDI Leiterplatten im Serienstatus an unsere Kunden aus.

    Wir finden Miniaturisierung in einer stetig wachsenden Anzahl von Elektronikanwendungen. Heute gibt es beispielsweise BGA (Ball Grid Array)-Komponenten, bei denen extrem kleine Leiterbahnbreiten und minimale Abstände auf den Leiterplatten Voraussetzungen ist (≤0,4mm Pitch). 


    Dieser Vortrag bietet eine Einführung in das, was wir Ultra HDI-Designs nennen. Dies bedeutet jedes Leiterplattendesign mit einer Leiterbahnbreite und einem Abstand unter 50 µm und weiteren Aspekten wie, Dieletrikumstärken unter 70µm, Microviadurchmesser unter 75µm etc. Sie werden typische Verarbeitungstechnologien, Designmerkmale und unsere Entwicklung geeigneter Standards kennenlernen. Zu den behandelten Themen gehören:


    • Was ist eine UHDI-Leiterplatte?
    • Entwicklung und Ausblick von Leiterplatten
    • UHDI-Prozesstechnologien
    • Über bestehende IPC-Standards hinaus
    • Marktprognose 2024-2028
    • Q&A-Diskussion

Kaffeepause und Besuch der Ausstellung

Parallele Vorträge

Miniaturisierung der Leiterplatten in Anylayer- Microvia-Technologie

Michael Kress

Michael Kress

Würth Elektronik Circuit Board Technology

  • Beschreibung

    Digitale Lösungen erfordern heute eine enorme Verarbeitungskapazität. Gleichzeitig werden die Prozesse immer leistungsfähiger und effizienter.

    Würth Electronic - Circuit Board Technology bietet eine optimierte Anylayer-Microvia-Technologie, basierend auf ultradünnen Kupferschichten und innovativen dünnen Basismaterialien. Optimales Signalrouting und Impedanzen runden unser technologisches Portfolio ab und ermöglichen eine exzellente Signalintegrität in vielfältigen Aufbauvarianten.

    Unsere SLIM.flex-Technologie überzeugt durch hohe Flexibilität bei gleichzeitiger Stabilität während des Bestückungsprozesses und in der Endanwendung.

    Alternativ zu flexiblen Materialien bieten wir auch eine SLIM.hdi-Technologie an, die auf ultradünnem Multilayer-Material mit hohem TG und niedrigem CTE basiert. Die Anylayer-Microvia-Technologie ermöglicht feinste Strukturen, bis zu 75µm Line / Space. Hier folgen wir dem Trend des Substrat-Ansatzes, bei dem die miniaturisierte Leiterplatte als Träger für BARE-DIEs, Mikrochips / -controller im Packaging-Prozess von Komponenten eingesetzt wird.

    Wir informieren die Zuhörer über Designregeln und Produktionsstandards, die durch bestimmte Materialeigenschaften und Fertigungsprozesse vorgegeben sind. Anhand aktueller Projektbeispiele in der Consumer Electronics- Branche erörtern wir die Miniaturisierung bei gleichzeitig hoher

    Signalintegrität.

Agile Hardwareentwicklung - Status Quo, Probleme, Lösungen

Gregor Groß

alpha-board

Christoph Schmiedinger

borisgloger consulting

Der Vortrag wird derzeit mit der Redaktion inhaltlich abgestimmt

N.N.

KSG

  • Beschreibung

    folgt in Kürze

Agile Hardwareentwicklung - Status Quo, Probleme, Lösungen

Gregor Groß

alpha-board

Christoph Schmiedinger

borisgloger consulting

  • Beschreibung

    Agile Methoden sind bei Softwareentwicklung nicht wegzudenken – bei Hardware-Entwicklung hingegen ist ihr Einsatz auch 2025 noch selten. Dabei

    erfordert zunehmende Integration von Hard- und Software in komplexen Produkten eine stärkere Zusammenarbeit beider Disziplinen. Iterative, lernorientierte Entwicklungsansätze bieten große Vorteile – doch viele Unternehmen halten an klassischen, linearen Prozessen fest. In unserem Beitrag beleuchten wir, warum die agile Transformation in der Hardwarebranche bislang nur zögerlich vorankommt und wie ein Einstieg gelingt.


    Unsere Analyse zeigt typische Muster in der gegenwärtigen Hardwareentwicklung: Fachlich getrennte Teams, lineare Prozesse mit Hardware-First-Logik, kostengetriebene Entscheidungen und der Einsatz teurer,

    proprietärer Tools behindern Agilität. Hinzu kommt eine Kultur der Spezialisierung und Besitzstandswahrung, die Änderungen erschwert. Das Ergebnis sind lange Entwicklungszyklen, verspätetes Feedback und hohe Iterationskosten.


    Wir identifizieren fünf Hauptgründe für die schleppende Adaption agiler Prinzipien: fehlendes Problembewusstsein, mangelnde Erfolgsgeschichten, Zweifel an iterativen Ansätzen für physische Produkte, ungeeignete Werkzeuge sowie halbherzige Umsetzungen. Wir zeigen, welche Rahmenbedingungen nötig sind, welche „Quick Wins“ helfen und warum cross-funktionale Teams, iterative Arbeit in Sprints und nutzerzentrierte Planung mit User Stories zentrale Hebel sind.


    Ein Schwerpunkt liegt auf Transparenz: Von der interdisziplinären Zusammenarbeit über geteilte Designdaten bis hin zur Einbindung von Endanwender:innen ist Offenheit entscheidend. Auch auf Architektur- und

    Design-Ebene braucht es ein Umdenken: Modularität, standardisierte Schnittstellen und eine unterstützende Infrastruktur ermöglichen parallele Entwicklung, kürzere Iterationen und flexiblere Anpassungen. Weitere Potenziale liegen in der Nutzung von Continuous Integration, Open-Source-Tools,

    Styleguides und einer funktionsbasierten Reifegradmessung anstelle klassischer

    V-Modell-Meilensteine.


    Unser Fazit: Der Schritt zur agilen Hardwareentwicklung ist anspruchsvoll, aber

    lohnend. Innovationsdruck durch dynamische Märkte und steigende Komplexität moderner Produkte machen agiles Vorgehen unverzichtbar. Die nötigen Werkzeuge, Erfahrungen und Methoden sind verfügbar – nun braucht es Mut zur Veränderung und das Vertrauen in die Fähigkeit von Teams, sich selbst zu organisieren und kontinuierlich zu verbessern.

Mittagspause und Besuch der Ausstellung

Übergreifende Keynote in der Ausstellung

Geht eine komplette Energiewende?

Guido Körber

Code Mercenaries GmbH

  • Beschreibung

    Wie lässt sich die Energiewende erfolgreich bewerkstelligen? Die Transformation ist unausweichlich, aber kann sich Deutschland selbst mit Energie versorgen? Die Energiewende ist zu teuer, zu komplex, zu instabil! Diese Mythen halten sich hartnäckig – oft genährt von denen, die am Status quo gut verdienen. Doch was sagen die Zahlen, Technologien und Innovationen wirklich? 


    Die harte Wahrheit: Wer nicht transformiert, verliert.


    Die Energieversorgung der Zukunft wird nicht durch Ideologie entschieden, sondern durch Wettbewerbsfähigkeit. Wer jetzt nicht umstellt, fällt technologisch zurück – und das betrifft nicht nur die Energiebranche, sondern auch Elektronik, Halbleiter, Automatisierung und Industrie 4.0. Andere Länder investieren massiv in erneuerbare Energien, dezentrale Systeme und Speichertechnologien. Wer in Deutschland weiterhin auf fossile Brücken setzt, riskiert, den Anschluss zu verlieren.

    Technologie ermöglicht es: Erneuerbar, effizient, stabil


    • Photovoltaik und Wind decken bereits heute die meisten Tage des Jahres den deutschen Strombedarf – Tendenz steigend. 
    • Batteriespeicher und Wasserstoff sichern die Versorgung und entkoppeln Erzeugung von Verbrauch. 
    • Smarte Netze und Sektorkopplung ermöglichen ein flexibles, stabiles Energiesystem ohne fossile Grundlast.

    Die eigentlichen Blockaden: Interessen und Strukturen


    Die größte Hürde ist nicht die Technologie, sondern der Widerstand der alten Energiewirtschaft. Wer jahrzehntelang mit zentralisierten Strukturen, fossilen Brennstoffen und hohen Margen verdient hat, hat wenig Interesse an einer Umstellung. Doch die wirtschaftliche Realität lässt sich nicht aufhalten: Energieautarke Industriebetriebe, dezentrale Versorgungskonzepte und neue Geschäftsmodelle entstehen – mit oder ohne die etablierten Player.


Parallele Vorträge

Toleranzen bestimmen die Konstruktion hochwertiger elektronischer Baugruppen

  • Beschreibung

    Big Data, Ix.0, KI treffen intensiv elementare Entscheidungen unseres Alltags. Auf industrieller Ebene - aber erst recht in unserem privaten Leben.

    Wir richten unseren Blick auf Software und elektronische Baugruppen und vernachlässigen oft die Basis dieser Produkte, die Leiterplattentechnologie.


    Die aktuelle Strategie, die Qualität einer Leiterplatte über einen DRC und einen E.-Test zu spezifizieren ist nicht ausreichend. 


    Wir benötigen dringend ein mathematisches Modell, das im Vorfeld die CAD-Konstruktion regelt und die spätere Funktion der Baugruppe sicherstellt noch bevor die Produktion der Leiterplatte beginnt.


    Mathematische Regeln geben vor, welche Geometrien für das Routing und die Bestückung in der CAD-Bibliothek hinterlegt werden müssen.


    Das bestimmt jedoch nicht nur die Funktion und die Zuverlässigkeit von Leiterplatte und Baugruppe sondern auch die Produktionszeit den Produktionsaufwand und die Produktionskosten.


    Mehr noch : Auch die Anforderungen kommender Generationen elektronischer Baugruppen können analysiert und vorausgesagt werden, sodaß sich Entscheidungen für die Konstruktion von Anlagen und Maschinen vorgeben lassen und daß Unternehmen Investitionen mit Blick auf ihr Produktionsspektrum mit weniger Risiko planen können.


    Die Komplexität elektronischer Baugruppen, ihre Dynamik und Individualität wird deutlich zunehmen. Embedded Komponents, AnyLayer-Baupläne sind bereits heute händisch in der Konstruktion nicht verbindlich umsetzbar. Die datenbasierte Unterstützung durch Softwarekompetenz wird unverzichtbar.


    Die Querverbindungen und Abhängigkeiten zwischen Technik, Konstruktion und Leistungsanforderung werden unterschätzt.


    KI wird die kommenden Aufgaben leisten/lösen können, wenn ein mathematisches Modell auf der Basis von Toleranzen zur Verfügung steht. 

Design2Cost

Markus Biener

Markus Biener

Zollner Elektronik

  • Beschreibung

    folgt in Kürze

Der Vortrag wird derzeit mit der Redaktion inhaltlich abgestimmt

Dr. Marco Häuser

Marco Häuser Design | MHD

  • Beschreibung

    folgt in Kürze

Design2Cost

N.N.

Zollner Elektronik

  • Beschreibung

    folgt in Kürze

Der Vortrag wird derzeit mit der Redaktion inhaltlich abgestimmt

N.N.

Eurocircuits

  • Beschreibung

    folgt in Kürze

Kaffeepause und Besuch der Ausstellung

Highlights aus dem neuen FED High-Speed-Leitfaden

Prof. Rainer Thüringer

Prof. Rainer Thüringer

Technische Hochschule Mittelhessen

  • Beschreibung

    Der von Fachleuten erstellte FED HS-Leitfaden wird anhand zahlreicher Bei¬spiele vorgestellt. Der Leit-faden soll Leiterplatten-Designern/-Layoutern mit einigen Jahren Berufs¬erfahrung den Einstieg in sog. High-Speed-Designs erleichtern. Fachbegriffe und Besonderheiten werden erklärt und die erforder¬lichen Layout-Maßnahmen beispielhaft dargestellt und begründet. Der Schwerpunkt liegt hier auf der Praxis und nutzt dabei manchmal Fachkenntnisse die, im Interesse von Kürze, hier in der Tiefe nicht behandelt werden können. Ergänzend empfiehlt sich daher der 3-tägige FED-Weiterbildungs¬kurs High-Speed-Design, in dem Themen interaktiv behandelt und offene Fragen besprochen werden können.

Abendveranstaltung

Networking-Event im Maschinenhaus im Bürgerbräu Würzburg - Seien Sie dabei und genießen Sie einen Abend in stimmungsvoller Atmosphäre, bei  feinem Essen und kühlen Getränken! Wir laden Sie zu unserem Get-Together ein, das viele Möglichkeiten zum ungezwungenen Networking mit den Teilnehmern, Referenten und Ausstellern  bietet.

2. Tag der Technologietage Leiterplatte

Check In & Welcome Coffee

Begrüßung der Teilnehmer im Plenum

Maria Beyer-Fistrich | ELEKTRONIKPRAXIS

Nachhaltige Baugruppenreparatur und Prototyping – Technologie und Trends

  • Beschreibung

    Nachhaltiges Wirtschaften ist mehr als ein Trendbegriff, sondern setzt sich in weiten Teilen der Industrie durch, denn es entstehen durch nachhaltiges Wirtschaften Vorteile im internationalen Wettbewerb. Die Nacharbeit von elektronischen Baugruppen (Rework) hilft dabei, einmal erzielte Wertschöpfung zu erhalten, und senkt den Ressourcenverbrauch durch weniger Elektroschrott. Mit der gleichen Technologie lassen sich auch Musterbaugruppen inhouse final bestücken und löten, z. B. für die Prototypen-Herstellung.


    Der Vortrag betrachtet die Technologien, die heute in der Herstellung elektronischer Musterbaugruppen und in der Nacharbeit elektronischer Bauteile verwendet werden. Dabei richtet sich das Augenmerk auf

    schonende und kontrollierte Wärmeprozesse beim Entlöten und Einlöten von teilweise komplexen SMD-Bauteilen, Techniken zur berührungslosen Restlotentfernung sowie die Vorbereitung der Baugruppe mit neuem Lot oder Flussmittel.


    Anwendungsbeispiele aus der Praxis und Hinweise zu kniffeligen Fällen runden den Vortrag ab und bieten Experten die Möglichkeit, ihr Wissen rund um Prototyping und Baugruppenreparatur zu erweitern und Fälle aus der eigenen Applikation zu reflektieren.

High Mix – Low Volume in der Elektronikfertigung: Erfolg durch Automatisierung

  • Beschreibung

    Aufgrund der Vielfalt und des Variantenreichtums in Produktfamilien (High Mix) werden einige Fertigungsprozesse der Elektronikproduktion wie die Prüfung elektronischer Baugruppen bei geringen Jahresproduktionsmengen (Low Volume) oft noch manuell durchgeführt. Dabei erwarten die Endkunden vom EMS jedoch dieselbe Qualität wie bei der automatisierten Großserienfertigung. Kongruent zur verketteten und automatisierten SMT-Produktion ist daher eine Automatisierung der noch manuellen Prozessschritte nötig. Diese stellt speziell für den Produktionsansatz „High Mix – Low Volume“ einen wichtigen Schritt für den Erhalt der Wettbewerbsfähigkeit der Elektronikfertigung „Made in Germany“ dar. Auf Basis der Ergebnisse eines im Juni 2024 erfolgreich abgeschlossenen Forschungsprojekts befindet sich BMK derzeit im Aufbau und in der Inbetriebnahme einer produktiven Anlage zur robotergestützten Prüfung elektronischer Baugruppen. Der Vortrag beschreibt die Implementierung der In-Circuit-Testanlage (ICT) in den realen Produktionsablauf von BMK, wobei die Testanlage mit Hilfe einer KI-basierten Automatisierung über mehrere Stunden autark betrieben werden kann. Der Fokus liegt dabei unter anderem auf der Integration der Anlage in die IT-Landschaft, der Kommunikation zwischen Tester und Roboter sowie der Auswertung der Produktion hinsichtlich Prozessstabilität und Qualität.

Qualitätssicherung andersrum gedacht - durch Fehlerursachenforschung zum optimierten Prozess

Helge Schimanski

Fraunhofer ISIT

  • Beschreibung

    Qualitätssicherung ist nicht nur die Aufgabe in der Fertigung. Fertigungsprozesse zu optimieren, bedarf einer gesicherten Datenbasis. Eine gezielte Fehleranalyse auf Grundlage einer richtig definierten Aufgabenstellung liefert hierzu die notwendigen Informationen. Dies wiederrum stellt die Basis zur Erforschung und zukünftigen Vermeidung von Fehlerursachen dar, was letztendlich zu erhöhter Anlieferqualität und optimierten Fertigungsprozessen führt. Damit ist die Grundlage für zuverlässige Elektronik und garantierte Funktion elektronischer Produkte im Produktlebenszyklus gelegt.

    Anhand von anschaulichen Beispielen aus der Praxis wird die Vorgehensweise in der Fehlerursachenforschung u.a. mit 3D-Röntgeninspektion und Zielpräparation als Mittel der Querschliffanalyse dargestellt sowie die daraus resultierenden Vorschläge zur Prozessoptimierung beschrieben.

Kaffeepause und Besuch der Ausstellung

Parallele Vorträge

Von Design bis End-of-Line - immer die richtige Prüfstrategie. Der Weg zur optimalen Qualitätssicherung in jeder Phase der Produktentwicklung.

Enrico Zimmermann

GÖPEL electronic

  • Beschreibung

    Aktuelle Baugruppen und Fertigungstechnologien stellen immer höhere Anforderungen an Entwicklung und Fertigung. Kunden setzen höchste Flexibilität und absolut fehlerfreie Baugruppen voraus. Fertiger sollen flexibel sein und kostengünstig produzieren. 


    Welche Möglichkeiten bieten aktuelle Testverfahren? Wie lassen sich diese in der Praxis intelligent und effizient einsetzen?  Welche Rolle spielt KI schon heute und in Zukunft? 


    Lernen Sie die Möglichkeiten von embedded Board Test, Programming und modernen 3D Inspektionsverfahren für den gesamten Fertigungsprozess  (SPI, AOI, AXI, CCI und Bestückkontrolle) kennen. 


Zwischen Strom und Steuerung – Leiterplatten an der Grenze der Belastbarkeit

Markus Voeltz
  • Beschreibung

    Wie E-Mobilität neue Maßstäbe für Dimension, Wärmehaushalt und Systemintegration setzt.

Prüfen. Programmieren. Dokumentieren. – ICT- und Platinentestsystem für die variantenreiche Elektronikfertigung

Florian Seibold

Florian Seibold

querdenker engineering

  • Beschreibung

    Für Hersteller von Elektronikgeräten mit kleinen und mittleren Stückzahlen ist die Qualitätssicherung in der Elektronikfertigung meist mit hohen Kosten und einer komplexen Infrastruktur verbunden.

    Das modulare qdTest-System bietet speziell für mittelständischen Unternehmen mit einer variantenreichen Produktpalette mehr Autonomie und Effizienz. Der Hersteller kann Teststandards definieren und Ergebnisse mit dem Lieferanten synchronisieren. Durch die Cloud-Anbindung sind die Testergebnisse außerdem jederzeit vom OEM kontrollierbar.

    Im Vortrag wird das modular aufgebaute und autark arbeitende Prüf- und Programmieradapter-System vorgestellt.  Durch individuell gefertigte Aufnahmen und standardisierte Elektronikmodule lassen sich sowohl einfache Flash-Vorgänge als auch komplexe Funktionstests wirtschaftlich und reproduzierbar durchführen – und das ohne PC, Laborinfrastruktur oder externe Softwareumgebungen.

    Anhand konkreter Anwendungsfälle wird gezeigt, wie sich Prüfprozesse in Entwicklung, Fertigung und Qualitätssicherung vereinfachen, beschleunigen und digitalisieren lassen – inklusive Online-Konfiguration, REST-Schnittstelle und Cloud-Option.

Zwischen Strom und Steuerung – Leiterplatten an der Grenze der Belastbarkeit

Markus Voeltz
  • Beschreibung

    Wie E-Mobilität neue Maßstäbe für Dimension, Wärmehaushalt und Systemintegration setzt.

Mittagspause und Besuch der Ausstellung

Übergreifende Keynote in der Ausstellung

„Nicht lang reden, sondern machen!“ – Erfolgsrezepte eines norddeutschen Elektronik-Pioniers

Manfred Garz

Gründer aus Leidenschaft und Elektronik-Visionär

  • Beschreibung

    Nach dem erfolgreichen Weg, den er mit der von ihm mitgegründeten Firma Garz & Fricke (heute SECO Northern Europe) gegangen ist, begleitet Manfred Garz als Investor und Business Angel vielversprechende Start-ups der Elektronikbranche in Norddeutschland.

    In seiner praxisorientierten Keynote nimmt der Hamburger Unternehmer Sie mit auf eine zweistufige Reise durch seine Erfahrungen als Gründer und Investor.


    Im ersten Teil gewährt Garz einzigartige Einblicke in die Erfolgsgeschichte von Garz & Fricke – von den Anfängen und den Herausforderungen der frühen Jahre über strategische Akquisitionen bis hin zum Ausbau des Unternehmens und schließlich seinem eigenen Ausstieg. Er teilt offen seine „Lessons Learned“ und entschlüsselt das Erfolgsgeheimnis, das Garz & Fricke zu einem der führenden Unternehmen der Branche machte.


    Im zweiten Teil wird sein „Leben danach“ als Startup-Investor beleuchtet und es werden konkrete Praxisbeispiele aus seinem aktuellen Portfolio präsentiert. Hier demonstriert Garz, wie das Prinzip „Nich lang snacken, man maken“ auch im heutigen wirtschaftspolitischen Umfeld zum Erfolg führt. 


    Erleben Sie aus erster Hand, wie seine Startups aktuelle Herausforderungen meistern und welche innovativen Lösungsansätze sie entwickeln. Besonders wertvoll: Der erfahrene Unternehmer analysiert die Unterschiede zwischen den Gründungszeiten damals und heute und zieht wertvolle Schlüsse für alle, die in der aktuellen Umbruchphase erfolgreich sein wollen – ohne dabei auf staatliche Hilfen zu warten.


    Eine Keynote für alle, die nicht nur über Innovation sprechen, sondern sie auch konkret umsetzen wollen. Unverzichtbar für Entwickler und Entscheider, die wissen wollen, wie echtes Unternehmertum in der Elektronikbranche funktioniert.

iBFE R2-Projekt – Zuverlässigkeit und Prozessverhalten von niedrigschmelzenden Lotlegierungen

David Dudek

iBFE (innovative Baugruppen Fertigung in der Elektronik e.V.)

Dietmar Birgel

Dietmar Birgel

Endress+Hauser

  • Beschreibung

    Im aktuellen Verbandsprojekt R2 untersucht der iBFE (innovative Baugruppen Fertigung in der Elektronik e.V.) die Zuverlässigkeit von niedrigschmelzenden Loten. Diese Lotlegierungen haben einen Schmelzpunkt von etwa 138 bis 142°C, während die weit verbreiteten Zinn-Silber-Kupfer-(SAC-)Lote bei 217 bis 219°C schmelzen. Der Einsatz von niedrigschmelzenden Loten, sofern es die Betriebstemperatur des späteren Geräts zulässt, reduziert nicht nur den Energieverbrauch erheblich, sondern auch den thermischen Stress für die Leiterplatte und die elektronischen Bauteile. Bereits im Projekt R1, das 2015 abgeschlossen wurde, sammelte der iBFE erste positive Erfahrungen mit diesen Legierungen. Das R2-Projekt erweitert nun das Wissen über die Technologie und Zuverlässigkeit niedrigschmelzender Lotlegierungen. Zudem liegen Ergebnisse zum Prozessverhalten ausgewählter Legierungen für die Leiterplatten-Endoberflächen chem. Sn, OSP und ENIG vor.


    Die Präsentation wird sich aus insgesamt zwei Stück Fachvorträgen zusammensetzen. Dietmar Birgel (Endress+Hauser SE+Co. KG) wird Ergebnisse zum Prozessverhalten ausgewählter Lotlegierungen zeigen. Die untersuchten Lotlegierungen zeigen bemerkenswerte Charakteristika bei der Variation der Transportgeschwindigkeit und Porenentwicklung im Reflowlötprozess. Sowohl für den Lötanlagenhersteller als auch für den Anwender ergeben sich hieraus neue Möglichkeiten für die Baugruppenfertigung. David Dudek (Trainalytics GmbH) wird die Motivation für das Projekt erläutern und ausgewählte Ergebnisse aus Scheruntersuchungen nach thermischen Zyklen zeigen. Derzeit liegen Ergebnisse für 2.000 Zyklen vor. Zusätzlich werden Überlegungen zur Bestimmung der Ausfallcharakteristik aus intervall-zensierten Scherergebnissen mittels Weibull-Theorie erläutert. 


    Die vorliegenden Erkenntnisse unterstreichen das Potenzial niedrigschmelzender Lote, die Effizienz und Zuverlässigkeit der Elektronikfertigung zu verbessern und gleichzeitig die Umweltbelastung nachhaltig zu reduzieren.

Lötpastendruck mit Bauteilgrößen 01005 - Anforderungen und Herausforderungen beim Einsatz von Korngröße 6 

  • Beschreibung

    Mit bloßem Auge fast nicht zu erkennen und doch eine große Herausforderung: 01005-Bauteile erfordern besonders innovatives Equipment für einen effizienten Fertigungsprozess. 

    Der komplette Prozess des Lötpastendrucks muss spezifisch an 01005-Bauteile angepasst werden, beginnend mit dem Schablonendesign, über die Lötpaste und die Lötverbindung bis hin zum Reflowlötvorgang und der abschließenden Inspektion. Ist nur eine dieser Komponenten nicht exakt auf 01005-Bauteile ausgerichtet, hat dies gravierende Auswirkungen auf den gesamten Vorgang. Der im Schablonendruck eingesetzten Lötpaste fällt hierbei eine wichtige Rolle zu: Im Vergleich zu SMD-Standardbauteilen sind die Abmessungen der 01005-Bauteile und Lötflächen um Faktor 10 kleiner. Daher muss für eine sichere Verarbeitung eine möglichst kleine Lötpastenkorngröße gewählt werden, am besten Korngröße 6. Welche Eigenschaften muss eine Lötpaste mit einer derart kleinen Korngröße besitzen, um eine tragfähige Rheologie für diese Prozesse zu erreichen? Auf welche Anforderungen und Herausforderungen müssen sich Fertigungsunternehmen einstellen?


    Der Vortrag bietet wertvolle Erkenntnisse für Fachleute in der Elektronikfertigung, welche sich in ihrem beruflichen Wirken mit modernen SMT-Prozessen beschäftigen. Der Referent setzt sich mit Miniaturisierungstrends auseinander und vermittelt, warum Miniaturisierung notwendig ist, und geht auf die damit verbundenen Herausforderungen ein. Es wird erklärt, dass bei kleinen Bauteilen ein extrem präziser Lötpastendruck erforderlich ist und welche Parameter darauf Einfluss haben. Außerdem wird die Bedeutung der Korngröße 6 für die Verarbeitung von 01005-Bauteilen herausgearbeitet und welche Vor- und Nachteile diese Korngröße mit sich bringt. Der Vortrag vermittelt Erkenntnisse, durch welche Qualitätssicherung und Kosteneffizienz im Produktionsprozess verbessert werden können. 

Kaffeepause und Besuch der Ausstellung

Effizienz trifft Intelligenz – Innovative Lösungen für
Einsparungen in der Elektronikfertigung.

  • Beschreibung

    In der modernen Elektronikfertigung sind präzise Prozesse und ein durchdachtes Handling von Betriebsmitteln entscheidend für die Qualität, Effizienz und Wirtschaftlichkeit der Produktion. 


    Dieser Vortrag gibt einen umfassenden Überblick über die wichtigsten Faktoren, die zur Optimierung von Lötprozessen beitragen, und stellt praxisnahe Maßnahmen zur Reduzierung von Fehlern und Nacharbeiten vor.


    Im ersten Teil des Vortrags wird das Handling von Betriebsmitteln betrachtet, insbesondere die Gestaltung und Nutzung von Lötmasken. Wichtige Aspekte wie die effiziente Aufteilung der Nester, die optimale Anzahl der Nester passend zur Nutzenanzahl sowie die Berücksichtigung der Einlege- und Entnahmerichtung werden erläutert. Zudem wird auf die Bestüc kreihenfolge der Bauteile sowie auf die Möglichkeiten zur Codierung von Einlegepositionen eingegangen, sofern das PCB-Design dies zulässt. Ein weiterer Fokus liegt auf der Gewichtsoptimierung, die sowohl die Handhabung erleichtert als auch die Prozessstabilität verbessert.


    Der zweite Teil des Vortrags befasst sich mit der Reduzierung bzw. dem Wegfall von Nacharbeiten, insbesondere durch gezielte Maßnahmen zur Fehlervermeidung. Hierzu gehören Strategien zur Vermeidung von Lötbrücken und Zinnschlüssen sowie der Einsatz von Poka Yoke-Prinzipien, wie z. B. durch Deckelsysteme, um fehlerhafte Einlagen zu verhindern.


    Abschließend wird im dritten Teil des Vortrags die Lötqualität und Standzeit betrachtet. Dabei wird erläutert, wie verschiedene Beschichtungen von Lötmasken die Lötqualität beeinflussen und welche Rolle Materialien wie Titan spielen. Die richtige Auswahl und Pflege der Betriebsmittel kann nicht nur die Prozesssicherheit erhöhen, sondern auch die Lebensdauer der Werkzeuge signifikant verlängern.


    Dieser Vortrag richtet sich an Fachkräfte aus der Elektronikfertigung, Prozessingenieure und Produktionsplaner, die ihre Lötprozesse optimieren und effizienter gestalten möchten. Durch praxisnahe Beispiele und bewährte Methoden werden konkrete Handlungsempfehlungen gegeben, um Qualität, Effizienz und Nachhaltigkeit in der Produktion zu steigern.

Reliability Intelligence – Wissen sichern, Entwicklungszeiten verkürzen, Fehler vermeiden

Dr. Reinhardt Seidel

DEEPTRONICS GmbH

  • Beschreibung

    Damit Elektronikprodukte sowohl fertigbar als auch zuverlässig sind, benötigt das Designteam umfangreiches Erfahrungswissen - Wissen, das zunehmend durch den demografischen Wandel verloren geht. Klassische regelbasierte Methoden wie Design Rule Checks (DRC) decken nur einen Teil der komplexen Risiken ab, die in der realen Welt auftreten.

    Data Driven Design (DDD) bietet hier einen entscheidenden Mehrwert: Durch die systematische Verknüpfung von Entwicklungs-, Fertigungs- und Qualitätsdaten entsteht eine belastbare Datenbasis. Neue Projekte können so auf Basis historischer Daten hinsichtlich ihrer Zuverlässigkeit, Konformität und potenzieller Fehlerquellen bewertet werden.

    Der Vortrag zeigt anhand praktischer Beispiele:

    • wie Unternehmen Erfahrungswissen methodisch erfassen und nutzbar machen,
    • wie strukturierte Labordaten Rückverfolgbarkeit, schnelle Auswertungen und historische Vergleiche ermöglichen,
    • und wie Analyseergebnisse effizient in die Entwicklungsprozesse zurückgespielt werden können.

Abschlussmoderation und Ausblick 2026

Maria Beyer-Fistrich | ELEKTRONIKPRAXIS

* Änderungen vorbehalten

Entdecken Sie auch die Vorträge Power of Electronics und dem Anwenderforum Relaistechnik die zeitgleich im Vogel Convention Center stattfinden und mit Ihrem Ticket besucht werden können. Maximieren Sie Ihren Nutzen und erweitern Sie Ihr Wissen! Jetzt alle Wissens-Tracks ansehen