Programm der Technologietage Leiterplatte & Baugruppe 2021

Dienstag, 8. Juni 2021

08:50 Uhr
Begrüßung und Eröffnung
Referent: Arnold Wiemers | LA-LeiterplattenAkademie GmbH

Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

Referent: Johann Wiesböck | Vogel Communications Group GmbH & Co. KG

09:00 Uhr

Abschnitt 1: CAD-Design und Baugruppentechnologie
09:00 Uhr: Anforderungen an elektronische Baugruppen für die Automobilelektronik mehr
Die Integration elektrischer Funktionen in Kraftfahrzeuge ist die Voraussetzung einer nachhaltigen Elektromobilität. Derzeit sind dreißig bis über einhundert Steuergeräte in einem Fahrzeug verbaut. Aktuelle Entwicklungen bei verschiedenen OEMs und Tier 1 fassen diese hohe Anzahl an Einzelgeräten in wenige hochkomplexe Zentralsteuergeräte zusammen. Elektrische Antriebe, Digitalisierung und Vernetzung sowie automatisierte Fahrzeuge steigern zusätzlich die Bedeutung der Elektronik im Auto. So sollen 2025 elektronische Komponenten 35 Prozent aller BOM-Kosten stellen. Der Vortrag beleuchtet die Anforderungen moderner Automobilelektronik bezogen auf das Produkt, die Produktentwicklung und die Produktion.
Grundlage im Entwicklungsprozess bildet ein modifiziertes V Modell. Aus diesem Prozessgebiet werden die Themen Bauteilauswahl und typische Problemstellungen beim Design besprochen. Im Bereich der Industrialisierung bzw. Produktion werden beispielhaft die Themen Obsoleszenz Management und die Anforderungen an die technische Sauberkeit aufgezeigt. Nachfolgend befasst der Vortrag mit dem digitalen Planungsprozess auf Produktebene bis hin zur Fabrikplanung. Zusammenfassend wird das Prinzip der Design Chain erläutert, denn die Entwickler und PCB Designer müssen die Zusammenhänge zwischen der virtuellen CAD Konstruktion und die Auswirkungen auf die reale Produktion kennen.
Referent: Markus Biener | Zollner Elektronik AG

Markus Biener, ist vom IPC zertifizierter C.I.D., C.I.D.+ Trainer, FED Designer und Referent. Er befasst sich seit 1994 mit dem Design von Leiterplatten, Baugruppen und Systemen und leitet seit 1998 den internationalen Teilbereich PCB Design & Layout der Zollner Elektronik AG. Der Schwerpunkt ist die Industrialisierung des Schaltungsentwurfes in enger Abstimmung mit der kompletten Design Chain. Er arbeitet seit 2004 in verschiedenen Arbeitskreisen der Verbände FED und ZVEI mit den Themen Design Chain, Aus- und Weiterbildung und Services in EMS mit.

09:45 Uhr: Technologische Konzepte für µBGAs (CAD-Design und LP) mehr
Die fortschreitende Miniaturisierung bringt die klassische Leiterplattentechnik an Ihre Grenzen. Der Vortrag verdeutlicht diese und zeigt Unterschiede zur Packaging-Fertigung. Jedoch gibt es für BGA’s mit einem Pitch von mindestens 400µm für die Entflechtung Lösungsansätze, auch mit den Regeln der üblichen Leiterplattenfertigung. Anhand eines Beispiels wird ein solcher Fan-Out aufgezeigt.
Referent: Jennifer Vincenz | ILFA GmbH Feinstleitertechnik

Jennifer Vincenz verfügt über weitreichendes und anerkanntes Fachwissen im Bereich CAD-Design. Sie ist vom IPC zertifizierter CID, CID+, Instructor und FED-Designer mit mehr als 30 Jahren Berufserfahrung. Bei der ILFA GmbH Feinstleitertechnik, einem mittelständischen Leiterplattenhersteller aus Hannover, ist sie unter anderem zuständig für Prozessanalyse und ERP-Betreuung. Zu ihren weiteren Aufgaben gehören neben der Beratung der Kunden in allen Designfragen auch die interne Aus- und Weiterbildung. Als Referentin arbeitet sie seit 2002 aktiv am Schulungskonzept des FED mit. Als eine der ersten vom IPC zertifizierten CID, CID+ und FED-Designer ist sie seit 2002 für den FED als Referentin tätig und seit 2008 IPC-Instructor, auch am Schulungskonzept arbeitet sie mit. Mitarbeit an Projekten, Fachveröffentlichungen sowie die Übersetzung von Fachartikeln und die Tätigkeit als Referentin auf Konferenzen Design und Leiterplattentechnologie runden das Bild ab.

10:30 Uhr
Kaffeepause mit Präsentation Sponsoren

10:45 Uhr

Abschnitt 2: Baugruppentechnologie und Teststrategie
10:45 Uhr: Prozesstechnologie für die Baugruppenproduktion mit µBGAs mehr
Die Fertigung elektronischer Baugruppen in der Oberflächen Montage Technik ist seit vielen Jahren Stand der Technik. Auf Grund permanenter Weiterentwicklung in den Bereichen Integrationsdichte und Miniaturisierung unterliegen die Bauteil Geometrien und damit verbunden die Anschlusspads mit ihren Pitch Maße einem stetigen Wandel, hin zu immer kleineren Strukturen. Dies führt unter anderem auch in den Reflow Lötprozessen zu Herausforderungen Um in der Baugruppen Produktion sichere Prozessfenster zu gewährleisten, steckt bereits im Layout der Leiterplatten sowie in der Prozesskontrolle des Lötens ein hohes Potenzial für Qualität und Zuverlässigkeit der Endprodukte. Diese Themen werden im Vortrag fokussiert.
Referent: Jürgen Friedrich | Ersa GmbH

Jürgen Friedrich studierte an der Fachhochschule Aalen Maschinenbau und Elektronik. Seit 1998 ist er bei Ersa und verantwortet die Anwendungstechnologie. In enger Zusammenarbeit mit Kunden und wissenschaftlichen Instituten erarbeitet er Lösungen für anspruchsvolle Verbindungsaufgaben, betreut Forschungsprojekte, leistet Prozessunterstützung und Fehleranalytik in Fragen der Weichlöttechnologie. Schulungen zur Löttechnik sowie Präsentationen und Seminare auf internationalen Veranstaltungen runden sein Tätigkeitsfeld ab. Seit 2014 leitet Jürgen Friedrich die zertifizierte AVLE-Kursstätte für Schulungen in der Löttechnik. Friedrich ist zertifizierter Trainer für IPC-A-610 und Mitglied in verschiedenen Arbeitskreisen zur bleifreien Löttechnik, im DKE K 682 sowie verschiedenen Ausschüssen und Gremien des DVS sowie dem VDMA.

11:30 Uhr: Detektion von Fehlerquellen bei µBGAs - Fehlerursachenforschung und Strategien zur Prozessoptimierung mehr
Fortschrittliche Fehleranalyse ist die Grundlage für Qualität, Zuverlässigkeit und garantierte Funktion elektronischer Produkte im Produktlebenszyklus. Typische Fehler, die im Verarbeitungsprozess von µBGAs entstehen, werden vorgestellt sowie Beispiele aus der Praxis zerstörungsfreier und zerstörender Qualitätsbewertung aufgezeigt. Hierbei wird immer wieder Ursachenforschung betrieben und es werden Wege aufgezeigt, wie Anlieferqualität und Fertigungsprozesse verbessert werden können, was letztendlich die Grundlage für zuverlässige Elektronik darstellt.
Referent: Helge Schimanski | Fraunhofer ISIT

Studium Physikalische Technik an der FH Wedel
Abschluss 1991: Dipl.-Ing (FH) Physikalische Technik

Mai 1991 – April 1998: CEM GmbH

Seit Mai 1998: Fraunhofer ISIT
Geschäftsfeld Mikrofertigungsverfahren mit den Schwerpunkten:
• Leitung der Arbeitsgruppe Modul-Services
• Einwerbung und Projektleitung von öffentlichen Forschungsprojekten sowie von bilateralen Forschungs- und Entwicklungsprojekten für Industriekunden
• Leitung der ISIT-Seminaraktivitäten für Inhouse-Schulungen und praktische Trainings (Baugruppenfertigung, Prozesstechnik, manuelles Löten, Rework, u.a.)
• Prozessberatung

Mitgliedschaften:
ZVEI Arbeitskreis „Zuverlässigkeit von Leiterplatten“
FED Arbeitskreis „Baugruppe“
FED Arbeitskreis „3D“
FED Regionalgruppe Hamburg
„Hamburger Lötzirkel“
VDE/VDI Arbeitskreis „Prüftechniken in der Elektronikproduktion“
DVS Fachausschuss 10 „Mikroverbindungstechnik“
GfKORR Arbeitskreis „Korrosionsschutz in der Elektronik und Mikrosystemtechnik"

12:15 Uhr
Mittagspause

13:15 Uhr

Abschnitt 3: Basismaterial und Leiterplattentechnologie
13:15 Uhr: LTCC Technologie - niedrigsinternde mehrlagige Keramiksubstrate eröffnen neue Anwendungsfelder mehr
Die LTCC Technologie eröffnet ein weites Spektrum an Anwendungen und Problemlösungen. Kombiniert wird die LTCC Technologie stets mit verschiedenen Verfahren der modernen Aufbau- und Verbindungstechnik. Im Vortrag wird die LTCC Technologie detailliert vorgestellt. Der Fokus liegt dabei auf aktuellen Entwicklungen für die Herstellung von stark miniaturisierten mehrlagigen Schaltungen auf Basis keramischer Substrate. Weiterhin werden aktuelle Themen im Bereich der Forschung und Entwicklung vorgestellt.
Referent: Nam Gutzeit | eCeramix GmbH

Nam Gutzeit ist geschäftsführender Gesellschafter der eCeramix GmbH. Der studierte Werkstoffwissenschaftler begann 2011 seine berufliche Laufbahn im Bereich der Elektronikentwicklung auf Basis von niedrigsinternden Mehrlagenkeramiken (LTCC) an der Technischen Universität Ilmenau. Die eCeramix GmbH gründete Nam Gutzeit zusammen mit 3 Kollegen im Jahr 2020. Seit dem entwickelt und fertigt das Team der eCeramix GmbH Spezialelektronik auf Basis von LTCC für Sensor- und Packaging-Anwendungen im Bereich Biotechnologie, Automotive, Luft- und Raumfahrt sowie für Hochfrequenzanwendungen. Die angebotenen Technologien zur Miniaturisierung von Schaltungen ermöglichen den Einsatz von LTCC-Substraten für neue Anwendungsfelder.

14:00 Uhr: Basismaterialien der Zukunft mehr
Jede neue Prozessorgeneration arbeitet mit einer höheren Taktfrequenz, diese ermöglicht eine Vielzahl neuer Anwendungen, erfordert aber vielfach auch Übertragungsraten in der Leiterplatte, die mit den Dielektrizitätskonstanten und Verlustfaktoren üblicher Basismaterialien nicht mehr zu erreichen sind. Zur Klassifizierung der erforderlichen Basismaterialien hat sich die Einteilung nach Mid Loss-, Low Loss-, Ultra Low Loss-Basismaterial etabliert, der Anstieg der Leistungsfähigkeit geht mit den Harzkosten und der aufwendigeren Verarbeitung synchron. Einen positiven Einfluss auf die Leitungsverluste hat die Verwendung spezieller Kupferfolien und Glasgewebe. Nan Yas vertikale Integration, d.h. alle Vormaterialien für das Basismaterial kommen aus eigener Fertigung, ermöglichen es in einer Art Baukastensystem die ideale Kombination aus Harzsystem, Kupferfolie und Glasgewebe zu wählen, um so den idealen Kostenrahmen in Bezug auf die erforderliche Performance zu erzielen. Der Vortrag gibt einen Einblick in die Materialentwicklungen.
Referent: Volker Klafki | Technolam GmbH

Volker Klafki studierte an der Fachhochschule Aalen Oberflächentechnik und Werkstoffkunde. Durch Praxissemester und Diplomarbeit ergaben sich Einblicke in die Leiterplattentechnik. Als Prozessingenieur im Bereich Mikroverdrahtung bei der Siemens Nixdorf AG Augsburg und der Photo Print Electronic GmbH Schopfheim lagen die Arbeitsschwerpunkte bei den Vorbehandlungs- und Ätzprozessen in Bezug auf die Optimierung zu feineren Strukturen und der Ressourcenschonung von Prozesschemikalien. Der Themenbereich Innenlagenhaftung und Registriergenauigkeit bei der Herstellung von Multilayern rundeten das Arbeitsportfolio ab. Seit 2004 ist er Leiter der technischen Fachberatung bei der Technolam GmbH, dem größten Distributor für Nan Ya Basismaterial. In dieser Funktion berät er Leiterplattenhersteller und OEMs bei der Basismaterial-Auswahl und in Prozessfragen, hält Schulungen und unterstützt bei Zulassungsverfahren. Er steht in engem Kontakt mit den Nan Ya Produktionsstätten in Taiwan und China.

14:45 Uhr
Kaffeepause mit Präsentation Sponsoren

15:00 Uhr

Abschnitt 4: Leiterplattentechnologie und Analysestrategie
15:00 Uhr: Inspektion in der Baugruppenfertigung mehr
Der Vortrag präsentiert die Ziele der visuellen Inspektion von Leiterplatten und Baugruppen. Die visuellen Abnahmekriterien beziehen sich auf Oberflächenbeschaffenheit und Verfärbungen, zu schätzende Abmessungen und Positionsmerkmale. Da die Beurteilung mittels MVI (manuelle visuelle Inspektion) konform und objektiv erfolgen soll, muss die Inspektionsaufgabe den Mitarbeiter*innen in der Qualitätsprüfung in Wort und Bild vermittelt werden. Mit Trainingsprogrammen wird die Bewertungsfähigkeit kalibriert. Prüfgerechtes Design und AOI (automatische optische Inspektion) helfen dabei. Wie die optische Inspektion in der Qualitätsüberwachung zum Erfolg führt, hängt von der Einbindung in den Qualitätsregelkreis ab. Ein gutes Zusammenspiel von MVI und AOI hilft, die menschliche Erfahrung mit der automatischen Bildverarbeitung in Einklang zu bringen.
Referent: Thomas Ahrens | Trainalytics GmbH

Dr.-Ing. Thomas Ahrens ist seit 30 Jahren im Thema Qualität und Zuverlässigkeit elektronischer Baugruppen aktiv. Er ist IPC Master Trainer und aktiv in industrienahen Forschungs- und Normungsgremien. Seit 2009 leitet Dr. Ahrens die Trainalytics GmbH, Lippstadt. Deren Schwerpunkte sind Beratung, Mitarbeitertraining und Produktqualifizierung.

15:45 Uhr: Was bringt das Gerber-Format X3 mehr
Gerber ist das De-facto-Standarddateiformat für die Datenübertragung von Leiterplatten vom Designer zum Hersteller. Mit Gerber X3 kann der Designer außerdem auch die für die Leiterplattenbestückung erforderlichen BOM- und CPL-Daten in einem leicht lesbaren Dateiformat übertragen. Die Gerber X3-Datei enthält einen neuen Datensatz, der als Bauteil-Lage (Top & Bottom) definiert ist. Innerhalb dieses Datensatzes gibt es neue Attribute für Bauteile. Damit können alle notwendigen Informationen für jedes Bauteil auf jeder Lage definiert werden. Die Position von Bauteilen sind geometrische Daten, die den Mittelpunkt, den Umriss, die Referenzpositionen und den Footprint umfassen und hervorragend in eine Gerberdarstellung passen. Somit ermöglicht Gerber X3 den sicheren und effizienten Austausch der vollständigen PCB-Daten einschließlich Leiterplatten- und Baugruppeninformationen in einem einfachen ASCII-Format.
Referent: Karel Tavernier | Ucamco

Karel Tavernier ist Geschäftsführer der Firma Ucamco und hat mehr als 35 Jahre Erfahrung in der Leiterplattenbranche. Ucamco ist Weltmarktführer bei PCB CAM und Pre-CAM Software, Laserfotoplottern und Direktbelichtungssystemen in der Leiterplattenfertigung und pflegt seit 2007 das Gerber-Format.

16:30 Uhr
Ende des 1. Veranstaltungstages

Mittwoch, 9. Juni 2021

08:50 Uhr
Begrüßung und Eröffnung
Referent: Arnold Wiemers | LA-LeiterplattenAkademie GmbH

Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

Referent: Johann Wiesböck | Vogel Communications Group GmbH & Co. KG

09:00 Uhr

Abschnitt 5: Physik, CAD und Leiterplattentechnologie
09:00 Uhr: Elektromagnetische und physikalische Eigenschaften von Highspeed-Baugruppen in Abhängigkeit von der CAD-Konstruktion mehr
Die Zuverlässigkeit hoher Datatransfers und die Anforderungen an die IT-Sicherheit nehmen zu.
Die CAD-Konstruktion ist entscheidend für die Leistungsfähigkeit und die elektrophysikalische Funktion einer elektronischen Baugruppe.
Die mit dem CAD-Layout vorgegebenen Geometrien repräsentieren die Physik sowie die technischen Vorgaben für die Fertigung der Leiterplatte und die Produktion der Baugruppe.
Die ausschlaggebende Voraussetzung für die Qualität einer Baugruppe ist die fachliche Kompetenz der Menschen, die das CAD-Design konstruieren. Das erfordert ein sehr komplexes Wissen über elektrophysikalische Regeln und industrielle Herstellungstechnologien.
Wir bauen in unserem Vortrag die Brücken für den Kompetenztransfer und das Verständnis zwischen den Disziplinen CAD, Leiterplatte und Baugruppe, damit die partnerschaftliche Zusammenarbeit zu effektiven Entscheidungen führt.
Referent: Arnold Wiemers | LA-LeiterplattenAkademie GmbH

Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

Referent: Gerhard Eigelsreiter | Unitel IT-Innovationen e.U.

Gerhard Eigelsreiter entwirft seit 1972 µP-System-Hardware auf Boardebene. Seit 1986 Hardware-Designs mit FPGAs von der Fa. Xilinx.

EMV-gerechte Multilayer-SBC-Designs mit Schwerpunkt FPGAs folgten. Ausgedehnte Grundlagenforschung und mehr als dreißigjährige Erfahrung mit FPGAs bildeten die Basis zur Entwicklung von High-Speed-Embedded-Hardware mit außergewöhnlich guten EMV-Eigenschaften und deshalb hoher funktionaler Stabilität.

Inhaber von unitel IT-Innovationen. Spezialgebiet: Embedded- System-Hardware, SBC-Entwicklung und FPGA-Design.

Veröffentlichungen: Fachartikel in den Zeitschriften Design&Elektronik und Elektronik-Praxis mit den Artikelserien "Die Leiterplatte 2005" und "Die Leiterplatte 2010", sowie das zweisprachige Sonderheft "Die Leiterplatte 2010".

10:00 Uhr: Online-Spezifikation von Leiterplatten mit der Perspektive auf Lagenaufbauten sowie technische und preisliche Validierung mehr
Die Leiterplatte ist ein individuelles A-Bauteil und hochkomplexes Konstrukt aus verschiedenen Materialen und unterschiedlichen mechanischen, chemischen und thermischen Prozessen. An frei zugänglichen Online-Werkzeugen wird gezeigt, wie Designer auf vordefinierte Leiterplattenaufbauten zugreifen können. Den Leiterplattendesigner unterstützen gut 700 Regeln zur Validierung der Parameterauswahl und Einflussfaktoren auf den Preis. Außerdem wird gezeigt wie sich mit DRC-Werkzeugen Design- und Datenprobleme schnell und effizient beheben lassen. Dieses Vorgehen hat zwei entscheidende Vorteile: Fehlerfreie Fertigungsdaten und das Planen der Fertigbarkeit bereits im Designprozess haben einen wesentlichen Einfluss auf die Produktqualität und die Herstellkosten des Produktes. Hardware, die sich die reibungslos bei jedem Fertiger produzieren lässt, bedeutet höhere Zuverlässigkeit und Marktakzeptanz des Endproduktes.
Referent: Dirk Stans | Eurocircuits GmbH

Dirk Stans ist Geschäftsführender Gesellschafter der Eurocircuits Firmengruppe mit Hauptsitz in Mechelen/Belgien. Die 1991 gegründete Unternehmensgruppe beschäftigt 450 Mitarbeiter und fertigt in Ungarn und Deutschland Leiterplatten und elektronische Baugruppen für Prototypen und Kleinserien.

Referent: Uwe Dörr | Eurocircuits GmbH

Uwe Dörr ist Projektmanager Deutschland bei Eurocircuits. Uwe Dörr hat 30 Jahre Berufserfahrung in der Leiterplattenbranche und lehrt Studenten in Workshops praktisches PCB-Design.

10:30 Uhr
Kaffeepause mit Präsentation Sponsoren

10:45 Uhr

Abschnitt 6: Testtechnologie und Baugruppenkonzept
10:45 Uhr: Technologie für Einpresskomponenten auf Baugruppen mehr
Die eMobiltät aber auch generell die zunehmenden Elektrifizierung führt zu einer immer wichtigeren Bedeutung der Leitungselektronik. In vielen Branchen und Anwendungen sind in Folge dessen vermehrt hohe Ströme im Einsatz. Für das relevante Gesamtsystem aus Leiterplatte und deren Kontaktierung ist die passende Technologie und deren Auslegung von zentraler Bedeutung, um beispielsweise die geforderte Stromtragfähigkeit und die mechanische Stabilität zu erreichen.
Im Vortrag sprechen wir über die Einpresstechnik als Kontaktierungstechnologie für Leiterplatten und zeigen verschiedene Lösungsansätze und Komponenten. Abgerundet wird der Vortrag durch einige Praxisbeispiele.
Die Würth Elektronik ICS ist Pionier in Sachen Hochstromkontakte für Leiterplatten, ob Standard oder kundenspezifische Lösungen. Neu ist die Produktlinie „LF-Powerelements“ die schon heute aus bleifreien Materialen besteht. Tagtäglich entwickeln und produzieren wir maßgeschneiderte elektronische und elektromechanische Lösungen wie beispielsweise Zentralelektriken und Powerboxen.
Referent: Achim Engel | Würth Elektronik ICS GmbH & Co. KG

Achim Engel ist seit 2002 bei der Würth Elektronik Gruppe aktiv. Nach seiner Ausbildung zum Radio- und Fernsehtechniker studierte er Wirtschaftsingenieurwesen und beschäftigt sich mit Kontaktierungslösungen für Leiterplatten. Als Bereichsleiter verantwortet er die Markteinführung von Hochstromkontakten (Powerelemente) und der Leiterplatten-Direktstecktechnologie SKEDD.

Referent: Jean-Baptiste Delcroix | Würth Elektronik ICS GmbH & Co. KG

Dipl. Ing. Jean-Baptiste Delcroix studierte Elektrotechnik an der Institut National Polytechnique de Grenoble (2004) und ist seit 2007 in der Würth Elektronik ICS Gruppe aktiv. Beruflich begann er als Projektingenieur in der französischen und auch der US-amerikanische Gesellschaft. Er verantwortet in seiner Funktion als Produktmanager seit 2017 den Bereich Power Distribution.

11:30 Uhr: IST-Test für die Analyse von Leiterplatten für die KFZ-Elektronik mehr
Leiterplatten übernehmen speziell in Automotive-Anwendungen immer mehr sicherheitsrelevante Aufgaben. Insofern kommt einer zuverlässigen Funktion unter allen Betriebsbedingungen größte Bedeutung zu. Mit dem IST Interconnect Stress Test steht Leiterplattenherstellern nun erstmalig ein Prüfverfahren zur Verfügung, welches einen zeitbeschleunigten Zuverlässigkeitstest ermöglicht. IST dient zur laufenden Qualitätskontrolle wie auch zur Qualifizierung von neuen Basismaterialien und Herstellprozessen.
Referent: Herrmann Reischer | Polar Instruments GmbH

Nach dem Studium der Nachrichtentechnik und Elektronik und Stationen bei namhaften Firmen im Bereich elektronischer Messtechnik gründete Hermann Reischer 1993 die Polar Instruments GmbH und ist seither als Geschäftsführer tätig.

12:15 Uhr
Kurze Pause
12:20 Uhr
Breakout-Session
Thermische Optimierung komplexer elektronischer Schaltungen mehr
Der unaufhaltsam fortschreitende Trend in allen Technikbereichen nach immer höheren Leistungen, bei gleichzeitig kleiner werdendem Raum für die Elektroniken, ist ungebrochen. Dies zwingt die Entwicklungs-Ingenieure bereits zu Beginn neuer Projektüberlegungen ein ausgefeiltes Entwärmungskonzept der Elektronik zu berücksichtigen. Jedes Grad Temperaturreduktion in den elektronischen Bauteilen ermöglicht eine höhere Leistungsfähigkeit, verlängert die Lebensdauer und garantiert letztendlich die vom Anwender geforderte Langzeit-Zuverlässigkeit der gesamten Leistungselektronik-Baugruppe.
Referent: Uwe Lemke | AISMALIBAR S.A., Barcelona

Für seinen Verantwortungsbereich bringt Uwe mehr als 30 Jahre Erfahrung in der Elektronik-Industrie mit. Schwerpunkt ist den Kontakt zur gesamten Wertschöpfungskette der Elektronik sicherzustellen, damit zu jedem Zeitpunkt ungefilterte Herstellerinformationen der unterschiedlichen Entwärmungs-Technologien zur Verfügung stehen.

12:40 Uhr
Mittagspause

13:40 Uhr

Abschnitt 7: Test- und Analysestrategien für Baugruppen
13:40 Uhr: Analyse des materialspezifischen Fingerabdrucks von Lötstellen durch eine Element- und Isotopenanalyse mittels Massenspektrometrie (ICP-MS) mehr
Elektronische Bauteile werden durch Lötverbindungen auf einer gemeinsamen Rohleiterplatte zu einer elektronischen Baugruppe durch das Reflow-Löten verbunden. Jede Lötstelle hat anschließend einen charakteristischen Fingerabdruck in Bezug auf die Konzentration der Spurenelemente und das Verhältnis der stabilen Isotope. In einer vom Bundesamt für Sicherheit in der Informationstechnik bei HTV in Auftrag gegebenen Untersuchung wurde dieser Fingerabdruck mit Hilfe der Massenspektrometrie (ICP-MS, Inductively Coupled Plasma Mass Spectronomy) näher analysiert.
Referent: Thomas Kuhn | Halbleiter-Test & Vertriebs-GmbH

2002-2008 Studium an der Technischen Universität Darmstadt: Fachgebiet Mikro- und Feinwerktechnik, 2008-2011 Technischen Universität Darmstadt: Wissenschaftlicher Mitarbeiter am Fachgebiet Lichttechnik, 2011-2012 HTV GmbH Bensheim: Test und Entwicklung, seit 2012 HTV GmbH Bensheim: Assistent der Geschäftsleitung

14:25 Uhr: Grundlagen der akustischen Mikroskopie und ihre Anwendung zur Fehleranalyse in der Elektronikindustrie mehr
Das Grundprinzip der Akustischen Mikroskopie (Scanning Acoustic Microscopy – SAM) besteht darin, Ultraschallwellen auszusenden und deren Reflektion an Phasengrenzen/Oberflächen zu empfangen. In der SAM werden Ultraschallwellen erzeugt, die auf Grund ihrer hohen Frequenz auch in Feststoffe eindringen können. Diese werden an den verschiedenen Grenzflächen im Innern der Probe reflektiert und als Tiefenprofil bildlich dargestellt. Dies macht man sich in der Fehleranalyse zu nutzen, um z.B. Hohlräume im Gehäuse elektronischer Bauteile, Ablösungen (Delaminationen) einzelner Schichten sowie Fehler in Lötstellen zu detektieren.
Referent: Benjamin Körner-Kromer | HTV Conservation GmbH

1998-2000 Ausbildung zum Chemisch-technischen Assistenten
2003-2007 Ausbildung zum Chemietechniker
2000-2005 Trigona oHG: Lab Assistant
2005-2006 Blue Membranes GmbH: Lab Assistant
2007-2014 Abbott GmbH: Product Specialist
2014-2015 ABAX GmbH: Lab Assistant
2015-2019 AbbVie GmbH: Senior Complaint Assistant
Seit 2019 HTV Conservation GmbH: Analytics Expert

15:10 Uhr
Kaffeepause mit Präsentation Sponsoren

15:30 Uhr

Abschnitt 8: Baugruppentechnologie und LP-Dokumentation
15:30 Uhr: Grundlagen der Low Pressure Moulding Technologie und Umsetzung im Leiterplattenverguss
Referent: Ciprian Stein | Optimel GmbH

Seit 2010 stattlich geprüfter Techniker / Fachrichtung Entwicklung und Konstruktion
Bis 2012 bei der Fa. Uhde als Konstrukteur
Seit 2012 bei der Fa. OptiMel als Konstrukteur
Seit 2016 Projektleiter für die Fa. OptiMel

16:15 Uhr: Dokumentation und Spezifikation von Leiterplatten mehr
Die Zeit ist vorbei, daß übereinandergestapelte schwarz-weiße Kästchen für die Dokumentation einer Leiterplatte, insbesondere eines Multilayers, ausreichen. Der Bauplan für eine Leiterplatte ist sowohl für die technisch-physikalischen Eigenschaften der späteren elektronischen Baugruppe als auch für die internationale Verfügbarkeit und damit die rechtzeitige Abschätzung der wirtschaftlichen Vorgaben ein wichtiges und verbindliches Dokument. Diese Aspekte einer Leiterplatte müssen bereits in der Projektphase diskutiert und geklärt werden können. Insbesondere der Lagenaufbau von Multilayern muß Auskunft geben über die zulässige und erforderliche Routinggeometrie und die Kontaktierungsstrategie. Die hohe Variabilität in der Anwendung elektronischer Baugruppen führt zu einer gleichfalls hohen Variabilität der Aufbauten für Leiterplatten. Durch die Beachtung der Signal- und Powerintegrität sowie die Vorgabe von Räumen mit Faradayscher Qualität sind Leiterplatten zu passiven physikalischen „Bauteilen“ geworden. Der Fachbeitrag informiert Sie beispielhaft über die Komplexität der Dokumentation von Leiterplatten.
Referent: Arnold Wiemers | LA-LeiterplattenAkademie GmbH

Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

17:00 Uhr
Ende der Veranstaltung

Business Partner