Vorläufiges Programm der Technologietage Leiterplatte & Baugruppe 2021*

Dienstag, 8. Juni 2021

09:00 Uhr

Abschnitt 1: CAD-Design und Baugruppentechnologie
09:00 Uhr: Anforderungen an die KFZ-Elektronik (Planung und Bestückung)
Referent: Markus Biener | Zollner Elektronik AG

Markus Biener, ist vom IPC zertifizierter C.I.D., C.I.D.+ Trainer, FED Designer und Referent. Er befasst sich seit 1994 mit dem Design von Leiterplatten, Baugruppen und Systemen und leitet seit 1998 den internationalen Teilbereich PCB Design & Layout der Zollner Elektronik AG. Der Schwerpunkt ist die Industrialisierung des Schaltungsentwurfes in enger Abstimmung mit der kompletten Design Chain. Er arbeitet seit 2004 in verschiedenen Arbeitskreisen der Verbände FED und ZVEI mit den Themen Design Chain, Aus- und Weiterbildung und Services in EMS mit.

09:45 Uhr: Technologische Konzepte für µBGAs (CAD-Design und LP)
Referent: Jennifer Vincenz | ILFA GmbH Feinstleitertechnik

Jennifer Vincenz ist seit mehr als 30 Jahren im CAD-Design tätig. Sie ist seit 1988 bei der ILFA GmbH in Hannover tätig. Zu ihrem Aufgabenbereich zählen neben dem CAD-Design die interne Aus- und Weiterbildung, Dokumentation sowie die technische Kundenberatung. Ihr fundiertes und praktisches Wissen zu allen Themen der Leiterplattentechnologie hat sie unter anderem im Rahmen des Aufbaus der Abteilung CAM-Auftragsvorbereitung gewonnen und durch ständige Weiterbildung vertieft. Als eine der ersten vom IPC zertifizierten CID, CID+ und FED-Designer ist sie seit 2002 für den FED als Referentin tätig und seit 2008 IPC-Instructor, auch am Schulungskonzept arbeitet sie mit. Mitarbeit an Projekten, Fachveröffentlichungen sowie die Übersetzung von Fachartikeln und die Tätigkeit als Referentin auf Konferenzen Design und Leiterplattentechnologie runden das Bild ab.

10:30 Uhr
Kaffeepause mit Präsentation Sponsoren

10:45 Uhr

Abschnitt 2: Baugruppentechnologie und Teststrategie
10:45 Uhr: Prozesstechnologie für die Baugruppenproduktion mit µBGAs
Referent: Jürgen Friedrich | Ersa GmbH

Jürgen Friedrich studierte an der Fachhochschule Aalen Maschinenbau und Elektronik. Seit 1998 ist er bei Ersa und verantwortet die Anwendungstechnologie. In enger Zusammenarbeit mit Kunden und wissenschaftlichen Instituten erarbeitet er Lösungen für anspruchsvolle Verbindungsaufgaben, betreut Forschungsprojekte, leistet Prozessunterstützung und Fehleranalytik in Fragen der Weichlöttechnologie. Schulungen zur Löttechnik sowie Präsentationen und Seminare auf internationalen Veranstaltungen runden sein Tätigkeitsfeld ab. Seit 2014 leitet Jürgen Friedrich die zertifizierte AVLE-Kursstätte für Schulungen in der Löttechnik. Friedrich ist zertifizierter Trainer für IPC-A-610 und Mitglied in verschiedenen Arbeitskreisen zur bleifreien Löttechnik, im DKE K 682 sowie verschiedenen Ausschüssen und Gremien des DVS sowie dem VDMA.

11:30 Uhr: Detektion von Fehlerquellen bei µBGAs - Fehlerursachenforschung und Strategien zur Prozessoptimierung mehr
Fortschrittliche Fehleranalyse ist die Grundlage für Qualität, Zuverlässigkeit und garantierte Funktion elektronischer Produkte im Produktlebenszyklus. Typische Fehler, die im Verarbeitungsprozess von µBGAs entstehen, werden vorgestellt sowie Beispiele aus der Praxis zerstörungsfreier und zerstörender Qualitätsbewertung aufgezeigt. Hierbei wird immer wieder Ursachenforschung betrieben und es werden Wege aufgezeigt, wie Anlieferqualität und Fertigungsprozesse verbessert werden können, was letztendlich die Grundlage für zuverlässige Elektronik darstellt.
Referent: Helge Schimanski | Fraunhofer ISIT

Studium Physikalische Technik an der FH Wedel
Abschluss 1991: Dipl.-Ing (FH) Physikalische Technik

Mai 1991 – April 1998: CEM GmbH

Seit Mai 1998: Fraunhofer ISIT
Geschäftsfeld Mikrofertigungsverfahren mit den Schwerpunkten:
• Leitung der Arbeitsgruppe Modul-Services
• Einwerbung und Projektleitung von öffentlichen Forschungsprojekten sowie von bilateralen Forschungs- und Entwicklungsprojekten für Industriekunden
• Leitung der ISIT-Seminaraktivitäten für Inhouse-Schulungen und praktische Trainings (Baugruppenfertigung, Prozesstechnik, manuelles Löten, Rework, u.a.)
• Prozessberatung

Mitgliedschaften:
ZVEI Arbeitskreis „Zuverlässigkeit von Leiterplatten“
FED Arbeitskreis „Baugruppe“
FED Arbeitskreis „3D“
FED Regionalgruppe Hamburg
„Hamburger Lötzirkel“
VDE/VDI Arbeitskreis „Prüftechniken in der Elektronikproduktion“
DVS Fachausschuss 10 „Mikroverbindungstechnik“
GfKORR Arbeitskreis „Korrosionsschutz in der Elektronik und Mikrosystemtechnik"

12:15 Uhr
Kurze Pause
12:20 Uhr
12:20 Uhr: Eurocircuits „Leiterplatten-Talkrunde“: Thema folgt
12:40 Uhr
Mittagspause

13:40 Uhr

Abschnitt 3: Basismaterial und Leiterplattentechnologie
13:40 Uhr: LTCC Technologie
Referent: Nam Gutzeit | eCeramix GmbH

Nam Gutzeit ist geschäftsführender Gesellschafter der eCeramix GmbH. Der studierte Werkstoffwissenschaftler begann 2011 seine berufliche Laufbahn im Bereich der Elektronikentwicklung auf Basis von niedrigsinternden Mehrlagenkeramiken (LTCC) an der Technischen Universität Ilmenau. Die eCeramix GmbH gründete Nam Gutzeit zusammen mit 3 Kollegen im Jahr 2020. Seit dem entwickelt und fertigt das Team der eCeramix GmbH Spezialelektronik auf Basis von LTCC für Sensor- und Packaging-Anwendungen im Bereich Biotechnologie, Automotive, Luft- und Raumfahrt sowie für Hochfrequenzanwendungen. Die angebotenen Technologien zur Miniaturisierung von Schaltungen ermöglichen den Einsatz von LTCC-Substraten für neue Anwendungsfelder.

14:25 Uhr: Basismaterialien der Zukunft mehr
Jede neue Prozessorgeneration arbeitet mit einer höheren Taktfrequenz, diese ermöglicht eine Vielzahl neuer Anwendungen, erfordert aber vielfach auch Übertragungsraten in der Leiterplatte, die mit den Dielektrizitätskonstanten und Verlustfaktoren üblicher Basismaterialien nicht mehr zu erreichen sind. Zur Klassifizierung der erforderlichen Basismaterialien hat sich die Einteilung nach Mid Loss-, Low Loss-, Ultra Low Loss-Basismaterial etabliert, der Anstieg der Leistungsfähigkeit geht mit den Harzkosten und der aufwendigeren Verarbeitung synchron. Einen positiven Einfluss auf die Leitungsverluste hat die Verwendung spezieller Kupferfolien und Glasgewebe. Nan Yas vertikale Integration, d.h. alle Vormaterialien für das Basismaterial kommen aus eigener Fertigung, ermöglichen es in einer Art Baukastensystem die ideale Kombination aus Harzsystem, Kupferfolie und Glasgewebe zu wählen, um so den idealen Kostenrahmen in Bezug auf die erforderliche Performance zu erzielen. Der Vortrag gibt einen Einblick in die Materialentwicklungen.
Referent: Volker Klafki | Technolam GmbH

Volker Klafki studierte an der Fachhochschule Aalen Oberflächentechnik und Werkstoffkunde. Durch Praxissemester und Diplomarbeit ergaben sich Einblicke in die Leiterplattentechnik. Als Prozessingenieur im Bereich Mikroverdrahtung bei der Siemens Nixdorf AG Augsburg und der Photo Print Electronic GmbH Schopfheim lagen die Arbeitsschwerpunkte bei den Vorbehandlungs- und Ätzprozessen in Bezug auf die Optimierung zu feineren Strukturen und der Ressourcenschonung von Prozesschemikalien. Der Themenbereich Innenlagenhaftung und Registriergenauigkeit bei der Herstellung von Multilayern rundeten das Arbeitsportfolio ab. Seit 2004 ist er Leiter der technischen Fachberatung bei der Technolam GmbH, dem größten Distributor für Nan Ya Basismaterial. In dieser Funktion berät er Leiterplattenhersteller und OEMs bei der Basismaterial-Auswahl und in Prozessfragen, hält Schulungen und unterstützt bei Zulassungsverfahren. Er steht in engem Kontakt mit den Nan Ya Produktionsstätten in Taiwan und China.

15:10 Uhr
Kaffeepause mit Präsentation Sponsoren

15:50 Uhr

Abschnitt 4: Leiterplattentechnologie und Analysestrategie
15:50 Uhr: Inspektion in der Baugruppenfertigung
Referent: Thomas Ahrens | Trainalytics GmbH
16:35 Uhr: Es ist nicht alles Gold, was glänzt
Referent: Wolfgang Motzek | Coronex Electronic GmbH
17:20 Uhr
Ende des 1. Veranstaltungstages

Mittwoch, 9. Juni 2021

09:00 Uhr

Abschnitt 5: Physik, CAD und Leiterplattentechnologie
09:00 Uhr: Elektromagnetische und physikalische Eigenschaften von Highspeed-Baugruppen in Abhängigkeit von der CAD-Konstruktion mehr
Die Zuverlässigkeit hoher Datatransfers und die Anforderungen an die IT-Sicherheit nehmen zu.
Die CAD-Konstruktion ist entscheidend für die Leistungsfähigkeit und die elektrophysikalische Funktion einer elektronischen Baugruppe.
Die mit dem CAD-Layout vorgegebenen Geometrien repräsentieren die Physik sowie die technischen Vorgaben für die Fertigung der Leiterplatte und die Produktion der Baugruppe.
Die ausschlaggebende Voraussetzung für die Qualität einer Baugruppe ist die fachliche Kompetenz der Menschen, die das CAD-Design konstruieren. Das erfordert ein sehr komplexes Wissen über elektrophysikalische Regeln und industrielle Herstellungstechnologien.
Wir bauen in unserem Vortrag die Brücken für den Kompetenztransfer und das Verständnis zwischen den Disziplinen CAD, Leiterplatte und Baugruppe, damit die partnerschaftliche Zusammenarbeit zu effektiven Entscheidungen führt.
Referent: Arnold Wiemers | LA-LeiterplattenAkademie GmbH

Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

Referent: Gerhard Eigelsreiter | Unitel IT-Innovationen e.U.

Gerhard Eigelsreiter entwirft seit 1972 µP-System-Hardware auf Boardebene. Seit 1986 Hardware-Designs mit FPGAs von der Fa. Xilinx.

EMV-gerechte Multilayer-SBC-Designs mit Schwerpunkt FPGAs folgten. Ausgedehnte Grundlagenforschung und mehr als dreißigjährige Erfahrung mit FPGAs bildeten die Basis zur Entwicklung von High-Speed-Embedded-Hardware mit außergewöhnlich guten EMV-Eigenschaften und deshalb hoher funktionaler Stabilität.

Inhaber von unitel IT-Innovationen. Spezialgebiet: Embedded- System-Hardware, SBC-Entwicklung und FPGA-Design.

Veröffentlichungen: Fachartikel in den Zeitschriften Design&Elektronik und Elektronik-Praxis mit den Artikelserien "Die Leiterplatte 2005" und "Die Leiterplatte 2010", sowie das zweisprachige Sonderheft "Die Leiterplatte 2010".

Referent: Nils Dirks | Dirks Compliance Consulting

Nils Dirks ist Inhaber der 1993 von ihm gegründeten Dirks Compliance Consulting.

Er brachte 1992 das PowerIntegrity-Tool Silent® auf den Markt. Kurz darauf gründete er die Veranstaltungsreihe EMV-Praxis®, um die Verfügbarkeit der erfolgreichen EMV-Seminare zu verbessern. Leidenschaftlich erforscht er EMV-Phänomene in seinem eigenen Labor mit modernster Mess- und Simulationstechnik. Aus diesem Verständnis entwickelt er Lösungen für Ihre EMV-Probleme.

Von dem kumulierten Know-how aus über vier Jahrzehnten profitieren seine namhaften Kunden in Seminaren und Beratungen. Er schätzt die direkte Zusammenarbeit mit seinen Kunden bei der Lösung schwieriger EMV-Probleme. Aus seiner Arbeit gingen viele Veröffentlichungen hervor.

10:30 Uhr
Kaffeepause mit Präsentation Sponsoren

10:45 Uhr

Abschnitt 6: Testtechnologie und Baugruppenkonzept
10:45 Uhr: Technologie für Einpresskomponenten auf Baugruppen
Referent: Achim Engel | Würth Elektronik ICS GmbH & Co. KG
Referent: Jean-Baptiste Delcroix | Würth Elektronik ICS GmbH & Co. KG
11:30 Uhr: IST-Test für die Analyse von Leiterplatten für die KFZ-Elektronik mehr
Leiterplatten übernehmen speziell in Automotive-Anwendungen immer mehr sicherheitsrelevante Aufgaben. Insofern kommt einer zuverlässigen Funktion unter allen Betriebsbedingungen größte Bedeutung zu. Mit dem IST Interconnect Stress Test steht Leiterplattenherstellern nun erstmalig ein Prüfverfahren zur Verfügung, welches einen zeitbeschleunigten Zuverlässigkeitstest ermöglicht. IST dient zur laufenden Qualitätskontrolle wie auch zur Qualifizierung von neuen Basismaterialien und Herstellprozessen.
Referent: Herrmann Reischer | Polar Instruments GmbH

Nach dem Studium der Nachrichtentechnik und Elektronik und Stationen bei namhaften Firmen im Bereich elektronischer Messtechnik gründete Hermann Reischer 1993 die Polar Instruments GmbH und ist seither als Geschäftsführer tätig.

12:15 Uhr
Kurze Pause
12:20 Uhr
12:20 Uhr: Aismalibar „Break-out Session“: Thema folgt
12:40 Uhr
Mittagspause

13:40 Uhr

Abschnitt 7: Test- und Analysestrategien für Baugruppen
13:40 Uhr: Analyse des materialspezifischen Fingerabdrucks von Lötstellen durch eine Element- und Isotopenanalyse mittels Massenspektrometrie (ICP-MS) mehr
Elektronische Bauteile werden durch Lötverbindungen auf einer gemeinsamen Rohleiterplatte zu einer elektronischen Baugruppe durch das Reflow-Löten verbunden. Jede Lötstelle hat anschließend einen charakteristischen Fingerabdruck in Bezug auf die Konzentration der Spurenelemente und das Verhältnis der stabilen Isotope. In einer vom Bundesamt für Sicherheit in der Informationstechnik bei HTV in Auftrag gegebenen Untersuchung wurde dieser Fingerabdruck mit Hilfe der Massenspektrometrie (ICP-MS, Inductively Coupled Plasma Mass Spectronomy) näher analysiert.
Referent: Thomas Kuhn | Halbleiter-Test & Vertriebs-GmbH

2002-2008 Studium an der Technischen Universität Darmstadt: Fachgebiet Mikro- und Feinwerktechnik, 2008-2011 Technischen Universität Darmstadt: Wissenschaftlicher Mitarbeiter am Fachgebiet Lichttechnik, 2011-2012 HTV GmbH Bensheim: Test und Entwicklung, seit 2012 HTV GmbH Bensheim: Assistent der Geschäftsleitung

14:25 Uhr: Grundlagen der akkustischen Mikroskopie und ihre Anwendung zur Fehleranalyse in der Elektronikindustrie mehr
Das Grundprinzip der Akustischen Mikroskopie (Scanning Acoustic Microscopy – SAM) besteht darin, Ultraschallwellen auszusenden und deren Reflektion an Phasengrenzen/Oberflächen zu empfangen. In der SAM werden Ultraschallwellen erzeugt, die auf Grund ihrer hohen Frequenz auch in Feststoffe eindringen können. Diese werden an den verschiedenen Grenzflächen im Innern der Probe reflektiert und als Tiefenprofil bildlich dargestellt. Dies macht man sich in der Fehleranalyse zu nutzen, um z.B. Hohlräume im Gehäuse elektronischer Bauteile, Ablösungen (Delaminationen) einzelner Schichten sowie Fehler in Lötstellen zu detektieren.
Referent: Benjamin Körner-Kromer | HTV Conservartion GmbH

1998-2000 Ausbildung zum Chemisch-technischen Assistenten
2003-2007 Ausbildung zum Chemietechniker
2000-2005 Trigona oHG: Lab Assistant
2005-2006 Blue Membranes GmbH: Lab Assistant
2007-2014 Abbott GmbH: Product Specialist
2014-2015 ABAX GmbH: Lab Assistant
2015-2019 AbbVie GmbH: Senior Complaint Assistant
Seit 2019 HTV Conservation GmbH: Analytics Expert

15:10 Uhr
Kaffeepause mit Präsentation Sponsoren

15:50 Uhr

Abschnitt 8: Baugruppentechnologie und LP-Dokumentation
15:50 Uhr: Grundlagen der Low Pressure Moulding Technologie und Umsetzung im Leiterplattenverguss
Referent: Ciprian Stein | Optimel GmbH
16:35 Uhr: Dokumentation und Spezifikation von Leiterplatten
Referent: Arnold Wiemers | LA-LeiterplattenAkademie GmbH

Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

17:20 Uhr
Ende der Veranstaltung
*Programmänderungen vorbehalten

Business Partner