Der Digitale Zwilling ist eines dieser neuen Buzzwords was einem ständig begegnet. Jeder denkt dabei an das Produkt, es gibt aber auch digitale Zwillinge von Produktionsprozessen oder Anlagen. Der Vortrag beleuchtet die Datenflüsse vom Eingang über die verschiedenen Analysen bis hin zur kompletten Planung und Simulation von komplexen Fertigungslinien. Welche Daten sind wann notwendig und welche digitalen Zwillinge und Datenprodukte entstehen dabei.

Die Anforderungen an moderne Schutzbeschichtungen für elektronische Baugruppen werden immer anspruchsvoller. Die Betriebs- und Umweltbedingungen werden zunehmend aggressiver. Parallel dazu steigt die Nachfrage nach Nachhaltigkeit, nicht nur durch die Umweltgesetzgebung, ständig an. Klassische Schutzlacksysteme enthalten relativ hohe Mengen an VOC (flüchtige organische Verbindungen), sprich Lösemittel und benötigen Zeit und/oder thermische Energie zur Trocknung. Moderne 1K-Systeme, die durch UV-Strahlung zur Aushärtung gebracht werden, haben sich in den letzten Jahren am Markt durchgesetzt. Nicht nur der Umweltaspekt, sondern auch die schnellen Prozesszeiten haben dazu beigetragen.

Im Vortrag werden die auch Besonderheiten von UV-Schutzlacken betrachtet sowie die Vor- und Nachteile. Anforderungen an das Baugruppendesign sowie die Vorteile der kurzen Prozesszeiten werden beschrieben. Neue Technologien wie z.B. UV-LED’s tragen zum weiteren Erfolg bei und eröffnen weitere Anwendungsgebiete und Einsparpotentiale.

Der Markt für flexible und starr-flexible Leiterplatten, ist das am schnellsten wachsenden Marksegment im Umfeld der Leiterplatte. Das ist kein Zufall, denn der Einsatz von flexiblen und starr-flexiblen Leiterplatten eröffnet für viele Applikationen vollkommen neue Möglichkeiten und bietet, neben anders gearteten Bauformen, viele Vorteile bezüglich Signalübertragung, Miniaturisierung, Wärmebeständigkeit und langfristiger Zuverlässigkeit.

Technologietreiber sind Anwendungen in Luft- und Raumfahrt, Medizintechnik, in der Autoindustrie und dort insbesondere im Bereich Elektromobilität. 

Im Vortrag wird es eine Einführung in diese Technologie geben, die Sie mit den speziellen Begriffen, Materialien und Besonderheiten dieser sehr speziellen Leiterplatten vertraut macht. Der Leiterplatten-Experte Albert Schweitzer wird im Rahmen des Vortrags auch auf eine sehr spezielle Anwendung aus dem Bereich der Elektromobilität eingehen. 

Neben Entwickler, Layouter und Projektmanager, werden dabei auch Einkäufer angesprochen.

Elektrische Baugruppen und Systeme müssen rundum perfekt und fehlerfrei produziert werden. Allerdings sieht man viele Produktionsfehler nur sehr schwer, wenn zum Beispiel die Strukturen verdeckt sind oder mikroskopische Veränderungen vorliegen. Vor diesem Hintergrund kommt präzisen Testverfahren wie beispielsweise Automatischen oder Manuellen Optische Inspektionen, Endoskopien und Röntgeninspektionen eine hohe Bedeutung zu. 

Der Vortrag stellt einerseits im Detail vor, was mit diesen Technologien möglich ist – von der Aufdeckung von Designauffälligkeiten und Lötfehlern bis zu Benetzungsproblemen. Andererseits geht es darum, wie man diese Erkenntnisse gezielt für optimierte Fertigungsprozesse nutzen kann – beispielsweise, indem man die Bauteilqualität  bereits im Wareneingang bestimmt, das „Design für Manufacturing“ gezielt unterstützt und eine umfassende Rückverfolgbarkeit auf Datenbasis etabliert.

Zusätzlich zeigt der Vortrag anhand von zwei aktuellen Beispielen aus der Produktion, wie man klassische Fehlerquellen wie die Porenbildung beim Löten abstellt und den 3D-Druck für optimierte Herstellungsprozesse einsetzt.

Die heutigen Anforderungen an die Leiterplatte werden auf Grund der aktuellen Welle der Elektrifizierung immer vielfältiger. Ein wichtiger Teil davon ist die Kombinationsfähigkeit von feinen Strukturen für die Schaltungslogiken und das Bereitstellen von hohen Kupferquerschnitten für die notwendigen Leistungsübertragungen. Genau hier spielt JUMA.shape seine Vorteile aus. Durch das automatisierte Einbringen von unterschiedlich dicken Kupferformteilen in die Leiterplatte kann dem Entwickler eine / mehrere zusätzliche Powerlage/n zur Verfügung gestellt werden, ohne dass dabei Änderungen im Produktionsablauf beim Leiterplattenhersteller vorgenommen werden müssen oder zusätzliche Materialien in die Leiterplatte integriert werden müssen. JUMA.shape ist ein vorgelagerter Fertigungsschritt und kann von jeden Leiterplattenhersteller nach einer kurzen Qualifizierung angeboten werden.

Die Welt der Technologie ist immer in Bewegung und bringt uns kontinuierlich neue Entwicklungen, die unser Leben verbessern und verändern. Low Temperatur Ceramic Co-Fire Technologie (kurz LTCC) ist in Europa in der breiten Masse beinah noch unbekannt. Die Eigenschaften dieses Schaltungsträgers sind jedoch für den Ausbau der 5G Netze, in der Medizintechnik oder in der Automobilindustrie essenziell. In vielen Gebieten könnte der LTCC-Schaltungsträger bereits die FR4-Leiterplatte problemlos ablösen. – Doch was ist denn eigentlich die LTCC-Technologie?

Das Laser Nutzentrennen ist eine noch junge Technologie zur Vereinzelung von Leiterplatten aus dem Nutzen. Dahingehend bestehen eine Vielzahl von Fragen z.B. aus den Bereichen Funktionsweise des Laser Nutzentrennen, Zuverlässigkeit der laser-vereinzelten Leiterplatte, sowie der anwendbaren Design Regeln im Vergleich zu mechanischen Trennverfahren. Und genau diese Themen, bilden die Schwerpunkte dieses Vortrags.

Für eine gemeinsame Basis wird in diesem Vortrag zuerst auf die generelle Funktionsweise des Laser Nutzentrennens eingegangen. Darauf aufbauend, werden die neusten Erkenntnisse und Messdaten aus dem Bereich thermischer und mechanischer Belastung während des Laser Nutzentrennens vorgestellt und diskutiert. Der dritte Teil umfasst einen ersten Einblick in die Laser Nutzentrenn Design Regeln und vermittelt weitere Vorteile im Vergleich zu den mechanischen Trennverfahren. Der Vortrag schließt mit einer Diskussion der Entwicklungsschwerpunkte für die kommenden Jahre, 

um das Laser Nutzentrennen als Standard-Vereinzelungsprozess für bestückte Leiterplatten zu etablieren.

Die Funktion einer elektronischen Baugruppe wird bevorzugt an physikalischen Eigenschaften gemessen. Diskutiert werden Signalgeschwindigkeit und Strombelastbarkeit, Feuchtigkeitsaufnahme und Ausdehnungskoeffizienten. Die Physik orientiert sich an den materiellen Eigenschaften der Baugruppe, also den Bauteilen und den Lötverbindungen und an den geometrischen Eigenschaften, also der Konstruktion des CAD-Layouts. Etwas verborgen und in der Bedeutung vernachlässigt bleibt traditionell die Leiterplatte. Zu unrecht. 

Technisch kleinste Teile können rechtlich größte Haftungsfälle auslösen. Warum das so ist, welche Strategien der juristischen Risikominderung es gibt und warum Produkthaftung so gnadenlos sein kann, ist Gegenstand der Darstellungen von Prof. Dr. Klindt.

Haftungsthemen kann man nie unterschätzen. Da Haftung aber nie einfach vom Himmel fällt, will ich aufzeigen, wie die Branche in solche Situationen geraten kann. Wichtig ist, dass die Produkthaftung global mehr oder minder gleich abgerechnet wird, in der ganzen EU in jedem Fall. Und: viele Großschäden werden vor Gericht nicht über die juristische Begründung, sondern beweisrechtlich über die technische root-cause-Analyse gewonnen. In seinem Vortrag zeigt Prof. Dr. Thomas Klindt welche Struktur die Produkthaftung aufweist und wie man ihr – deswegen – industriell entgehen kann!

folgt in Kürze

Drahtlose und mobile Kommunikation nimmt nicht nur bei Kühlschränken und Fitnessgeräten mit Internetanschluss im Consumer-Bereich zu. Industrielle Anwendungen nutzen vermehrt die drahtlose Kommunikation und die Verlagerung des Bedienpanels in eine App auf einem Smartphone. Dies spart nicht nur Kosten für ein Display, sondern bietet auch Vorteile bei den wasserdichten Gehäusen, die ohne Stecker auskommen. Jedoch ist die Integration von HF-Antennen manchmal nicht trivial. Worauf beim Design einer Antenne zu achten ist, wird im Vortag erklärt.

Die Temperaturverteilung, die man (z.B. mit einer Wärmebildkamera) auf der Oberfläche einer Leiterplattenbaugruppe misst, ist das Ergebnis (!) des Energiesatzes: die Verlustleistung (Bauteile, Ströme) muss zu 100% irgendwie an die Umwelt abgegeben werden. Je besser das Wärmeleitung, Konvektion und Strahlung gelingt, desto niedriger wird die Temperatur ausfallen. Gleichviele Watt oder Ampere können je nach Konstruktion unterschiedliche Celsiusgrade hervorbringen. Der einfachste Weg den Energiesatz auszuwerten, führt über Wärmewiderstände. Das ist kein ungefährlicher Weg, weil Wärmewiderstandsformeln immer Näherungen sind und man wissen muss welche Formel die richtige ist und was dahinter steckt. Will man eine genauere Vorhersage haben, muss das Layout mit ins Boot geholt werden und es läuft auf eine numerische 3D Berechnung der Baugruppe hinaus. Als Ergebnis der numerischen Experimente bekommt man nicht nur bunte Bilder, sondern der Entwickler wird einzuschätzen lernen, inwieweit er durch konstruktive Maßnahmen die Temperatur beeinflussen kann oder ob ihm die Natur einen Riegel vorschiebt. Überraschungen könnte es öfters geben, Patentrezept gibt es leider keines.

Jedes Leiterplattendesign ist einzigartig und macht die Leiterplatte zum ersten und wichtigsten A-Teil der elektronischen Baugruppe. 

Die Herausforderung beim Leiterplattendesign ist nur die elektrische Funktion zu realisieren, sondern die Leiterplatte so zu konstruieren, sich die Leiterplatte und elektronische Baugruppe in gleichbleibender Qualität industriell fertigen und weiterverarbeiten lässt. Damit die Hardware zuverlässig funktioniert und reproduzierbar gefertigt werden kann, empfiehlt es sich zum Beispiel auf einen bewährten Lagenaufbau des Multilayers zurückzugreifen. Fertigungsgerechtes Leiterplatten- und Baugruppendesign, das den industriellen Standards entspricht, heißt auch fehlerfreie Fertigungsdaten, die eine reibungslose Datenverarbeitung ermöglichen.

Den Design- und NPI-Prozess, den wichtigsten und zugleich kostspieligsten Teil der Produktentwicklung, unterstützen frei zugängliche Software-Tools, die systematisch verbessert und erweitert werden. Der Vortrag zeigt die Möglichkeiten, um Design- und Datenprobleme schnell und effizient zu beheben und sicherzustellen, dass die für die Herstellung der Leiterplatte und spätere Bauteilebestückung verwendeten Daten richtig und vollständig sind. Dieser nachhaltige Weg spart Kosten und wertvolle Zeit und vermeidet Re-Designs und Abfälle.

Zunehmend komplexe elektronische Systeme bauen auf die Integration unterschiedlicher elektronischer Komponenten und Module. Das im Systemdesign steckende Knowhow stellt dabei einen erheblichen Wert dar und Produktfälschungen können hohe wirtschaftliche Schäden verursachen. Maßnahmen zur Sicherstellung der Integrität können zum Schutz gegen Hardware- Angriffe beitragen. Physikalische Hardware-Angriffe mit dem Ziel des Reverse-Engineering erfordern die gezielte Manipulation, z.B. durch das Entfernen von Package-Gehäusen. Eine aktive Überwachung der Packages gegenüber physikalischen Angriffen durch eingebaute Sensorik verhindert durch die frühzeitige Erkennung bestimmte Angriffe. Package-Technologien, die die Integration von Anwendungsschaltungen und Sensorik ermöglichen, erzeugen so eine höhere Vertrauenswürdigkeit der finalen Applikation.

Im Forschungsprojekt SAFE entwickeln die beteiligten Projektpartner im Rahmen der Leitinitiative „Vertrauenswürdige Elektronik“ smarte Elektronikpackages auf der Basis der PCB-Embedding Technologie (vgl. https://elektronikforschung.de/projekte/ve-safe). Der Vortrag gibt einen Überblick über die Herausforderungen der Technologieentwicklung, der Analytik und dem Sensordesign.

Der IST Interconnect Stress Test hat sich seit der europäischen Markteinführung 2005 zum Standard-Prüfverfahren in der Leiterplattenindustrie entwickelt. Ausgehend von Anwendungen im Raumfahrtsektor und in der Medizintechnik zählt der IST aufgrund verschärfter Zuverlässigkeits-Anforderungen auch in der Automotive-Industrie zur bevorzugten Testmethode.

Konventionelle Temperaturwechseltests benötigen aufgrund der begrenzten Umlade-Zyklen mehrere Wochen zur Erreichung der geforderten 1000 Testzyklen für eine Produktfreigabe. Diese Zeitspanne steht in einer ablaufoptimierten Zulieferkette nicht mehr zur Verfügung. Mit dem IST Testverfahren kann der Zeitbedarf für 1000 Temperaturzyklen auf 4 Tage reduziert werden. Erreicht wird dies durch die Verwendung eines speziell konstruierten Prüfcoupons, welcher mit dem Leiterplatten-Fertigungsnutzen mitproduziert wird. Beim IST erfolgt der Wärmeeintrag nicht mehr extern über Konvektion sondern über interne elektrische Heizkreise. Über Sense-Kreise werden die in Kette geschaltete Durchkontaktierungen überwacht und jede kleinste Widerstandsänderung registriert.

Der IST ist in der IPC TM650 2.6.26 dokumentiert und definiert als Fehlerkriterium eine Widerstandserhöhung von 10% in einem der Sense-Kreise. Bei Ausfall eines Coupons erfolgt eine exakte Fehlerlokalisierung mittels Thermografie und einer anschließenden Schliffbildanalyse.