Vorläufiges Programm* der Technologietage Leiterplatte & Baugruppe 2020
Dienstag, 21. Juli 2020
09:00 Uhr
Ralf Brüning ist als Produkt Manager und Senior Consultant am Zuken EMC Technology Center in Paderborn mit verantwortlich für die Konzeption und Weiterentwicklung von High-Speed Design- und EMV-Analyse-Werkzeuge (Schwerpunkt Signal- und Power-Integrity). Er ist regelmäßiger Sprecher auf nationalen und internationalen Technologiekonferenzen und -Kongressen. Er beschäftigt sich seit mehr als 30 Jahren mit Elektronik Design Automation (EDA), zuerst bei der Nixdorf Computer AG in den Bereichen Logik-Simulation und Leiterplatten-Fertigungsprozesse, anschließend im EDA-Forschungslabor CADLAB und in der INCASES Engineering GmbH. Nach der Übernahme von INCASES durch Zuken im Jahre 2000 arbeitete er in den letzten Jahren an der Konzeption der Zuken Simulationswerkzeuge entscheidend mit.
Rainer Taube gründete 1986 nach 10-jähriger Tätigkeit als Fertigungsleiter sein eigenes Unternehmen in Berlin, das er bis heute verantwortlich leitet. Er hat über 40 Jahre Erfahrung im Leiterplattendesign und in der Fertigung elektronischen Baugruppen zurück. Rainer Taube ist Mitglied in nationalen und internationalen Fachgremien und Vorstandsmitglied im FED.
11:10 Uhr
Anhand von Ergebnissen aus einem Forschungsprojekt wird aufgezeigt, welche Auswirkungen die Kombination verschiedener Lötprozesse und damit Flussmittel im Fertigungsprozess elektronischer Baugruppen auf deren Zuverlässigkeit hat. Die sich aus den Erkenntnissen ergebenden Verarbeitungsempfehlungen werden erläutert. Abschließend erfolgt ein Ausblick auf ein laufendes Forschungsprojekt, das ionische Verunreinigung in dünnen Spalten unter Komponenten betrachtet.
Studium Physikalische Technik an der FH Wedel
Abschluss 1991: Dipl.-Ing (FH) Physikalische Technik
Mai 1991 – April 1998: CEM GmbH
Seit Mai 1998: Fraunhofer ISIT
Geschäftsfeld Mikrofertigungsverfahren mit den Schwerpunkten:
• Leitung der Arbeitsgruppe Modul-Services
• Einwerbung und Projektleitung von öffentlichen Forschungsprojekten sowie von bilateralen Forschungs- und Entwicklungsprojekten für Industriekunden
• Leitung der ISIT-Seminaraktivitäten für Inhouse-Schulungen und praktische Trainings (Baugruppenfertigung, Prozesstechnik, manuelles Löten, Rework, u.a.)
• Prozessberatung
Mitgliedschaften:
ZVEI Arbeitskreis „Zuverlässigkeit von Leiterplatten“
FED Arbeitskreis „Baugruppe“
FED Arbeitskreis „3D“
FED Regionalgruppe Hamburg
„Hamburger Lötzirkel“
VDE/VDI Arbeitskreis „Prüftechniken in der Elektronikproduktion“
DVS Fachausschuss 10 „Mikroverbindungstechnik“
GfKORR
Es werden die grundsätzlichen Belange (Aufbau und Verarbeitung) aufgezeigt, praktische Designregeln vermittelt, aber auch Negativbeispiele besprochen. Zum Abschluss wird auf die Design Chain eingegangen. Es wird der Arbeitskreis und die neue Wissensplattform vorgestellt.
Markus Biener, ist vom IPC zertifizierter C.I.D., C.I.D.+ Trainer, FED Designer und Referent. Er befasst sich seit 1994 mit dem Design von Leiterplatten, Baugruppen und Systemen und leitet seit 1998 den internationalen Teilbereich PCB Design & Layout der Zollner Elektronik AG. Der Schwerpunkt ist die Industrialisierung des Schaltungsentwurfes in enger Abstimmung mit der kompletten Design Chain. Er arbeitet seit 2004 in verschiedenen Arbeitskreisen der Verbände FED und ZVEI mit den Themen Design Chain, Aus- und Weiterbildung und Services in EMS mit.
13:40 Uhr
- Was ist Wire Bonding?
- Applikationen
- Wire Bonden auf Leiterplatten
- Trends in Wire Bonding
2004 -2008 Studium Mechatronik an der Hochschule München
2009 Diplomarbeit bei Süss Microtec.
Thema: „Mask Aligner Runout Controll“
2009 InnoLas Solutions: Mechanical Design
2010 TPT Wire Bonder: Development
2017 TPT Wire Bonder: CEO
Speziell im Bereich hochlagiger Multilayer- oder Dickkupfer-LP‘s liegt es in der Hand der Entwickler über das Layout der Leiterplatten die Wärmekapazität der Fügestellen zu reduzieren.
Nur wenn diese Reduzierung geling, lässt sich eine hohe Qualität der Lötstellen sicherstellen und eine thermische Schädigung der Leiterplatten im Lötprozess vermeiden. Sinnvoll sind u.a. der Einsatz von Wärmefallen und die Optimierung des Kapillarspaltes.
Aus diesem Grund bildet die Layoutphase eines Projektes bereits die Basis für die spätere Fertigung der Baugruppen in sicheren Prozessfenstern. Die Zuverlässigkeit und Qualität des Endproduktes hängt so direkt vom korrekten Layout der Leiterplatte ab.
Jürgen Friedrich studierte an der Fachhochschule Aalen Maschinenbau und Elektronik. Seit 1998 ist er bei Ersa und verantwortet die Anwendungstechnologie. In enger Zusammenarbeit mit Kunden und wissenschaftlichen Instituten erarbeitet er Lösungen für anspruchsvolle Verbindungsaufgaben, betreut Forschungsprojekte, leistet Prozessunterstützung und Fehleranalytik in Fragen der Weichlöttechnologie. Schulungen zur Löttechnik sowie Präsentationen und Seminare auf internationalen Veranstaltungen runden sein Tätigkeitsfeld ab. Seit 2014 leitet Jürgen Friedrich die zertifizierte AVLE-Kursstätte für Schulungen in der Löttechnik. Friedrich ist zertifizierter Trainer für IPC-A-610 und Mitglied in verschiedenen Arbeitskreisen zur bleifreien Löttechnik, im DKE K 682 sowie verschiedenen Ausschüssen und Gremien des DVS sowie dem VDMA.
15:50 Uhr
Einer zweiten Basismaterialeigenschaft muss aber mindestens genauso viel Aufmerksamkeit geschenkt werden – der Hochtemperaturstabilität. Treiber dafür sind z.B. der Einsatz von Halbleitern mit breitem Bandabstand auf GaN- und SiC-Basis, die einerseits effizientere Elektrofahrzeuge ermöglichen, andererseits aber wesentlich höhere Betriebstemperaturen erfordern.
Hierfür müssen neue Basismaterialien einen hohen Widerstand gegen thermische Alterung und eine besonders gute Thermozyklen-Festigkeit aufweisen.
Technolam stellt mit den Basismaterial-Typen NP-175FBH und NPG-180BH zwei Materialien vor, die im Bereich Zuverlässigkeit und thermische Stabilität Maßstäbe setzen.
1986 – 1991 Fachhochschule Aalen, Oberflächentechnik und Werkstoffkunde
1991 – 1993 Siemens Nixdorf AG Augsburg, Prozessingenieur
1993 – 2003 Photo Print Electronic GmbH Schopfheim, Prozessingenieur
2004 – Technolam GmbH Troisdorf
Nach der Diplomprüfung begann seine industrielle Laufbahn im Arbeitsumfeld von Mehrfachverpressungen mit dem Schwerpunkt auf Vorbehandlungs- und Ätzprozessen. Nach seinem Wechsel zu PPE lag sein Aufgabenbereich bei der Innenlagenfertigung und verschiedensten Prozessschritten, die für eine zuverlässige Multilayer-Herstellung erforderlich sind.
2004 wechselte er von der Produktions- auf die Zulieferer-Seite zu Technolam, Nan Yas größtem Basismaterial-Distributor. In seiner aktuellen Funktion berät er Leiterplattenhersteller und OEMs bei der Basismaterial-Auswahl und in Prozessfragen, hält Schulungen und unterstützt bei Zulassungsverfahren.
Uwe Lemke ist tätig für die Firma AISMALIBAR, die mit dem Leitsatz "Cooling Electronics" ihre Kernkompetenz im Bereich der "Entwärmung über die Leiterplatte" hat. AISMALIBAR ist ein unabhängiger Europäischer Hersteller von IMS Laminaten (Insulated Metal Substrate), mit Produktionsstätten in Europa und China für die weltweite Leiterplattenindustrie. Für seinen Verantwortungsbereich Business Development (D/A/CH), bringt Uwe Lemke mehr als 30 Jahre Erfahrung in der Elektronik-Industrie mit. Schwerpunkt seiner Tätigkeit ist den Kontakt zur gesamten Wertschöpfungskette der Elektronik sicherzustellen, damit bereits in der Anfangsphase neuer Projekt-Überlegungen, umfassende ungefilterte Herstellerangaben aller verfügbaren IMS Technologien von AISMALIBAR zur Entscheidungsfindung vorliegen. Uwe Lemke agiert für AISMALIBAR in der Region D/A/CH vom seinem Standort im Südwesten Deutschlands.
Mittwoch, 22. Juli 2020
09:00 Uhr
Die CAD-Konstruktion ist entscheidend für die Leistungsfähigkeit und die elektrophysikalische Funktion einer elektronischen Baugruppe.
Die mit dem CAD-Layout vorgegebenen Geometrien repräsentieren die Physik sowie die technischen Vorgaben für die Fertigung der Leiterplatte und die Produktion der Baugruppe.
Die ausschlaggebende Voraussetzung für die Qualität einer Baugruppe ist die fachliche Kompetenz der Menschen, die das CAD-Design konstruieren. Das erfordert ein sehr komplexes Wissen über elektrophysikalische Regeln und industrielle Herstellungstechnologien.
Wir bauen in unserem Vortrag die Brücken für den Kompetenztransfer und das Verständnis zwischen den Disziplinen CAD, Leiterplatte und Baugruppe, damit die partnerschaftliche Zusammenarbeit zu effektiven Entscheidungen führt.
Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.
Gerhard Eigelsreiter entwirft seit 1972 µP-System-Hardware auf Boardebene. Seit 1986 Hardware-Designs mit FPGAs von der Fa. Xilinx.
EMV-gerechte Multilayer-SBC-Designs mit Schwerpunkt
FPGAs folgten. Ausgedehnte Grundlagenforschung und
mehr als dreißigjährige Erfahrung mit FPGAs bildeten die Basis zur
Entwicklung von High-Speed-Embedded-Hardware mit
außergewöhnlich guten EMV-Eigenschaften und deshalb hoher
funktionaler Stabilität.
Inhaber von unitel IT-Innovationen. Spezialgebiet: Embedded-
System-Hardware, SBC-Entwicklung und FPGA-Design.
Veröffentlichungen: Fachartikel in den Zeitschriften
Design&Elektronik und Elektronik-Praxis mit den
Artikelserien "Die Leiterplatte 2005" und "Die Leiterplatte
2010", sowie das zweisprachige Sonderheft "Die Leiterplatte
2010".
Nils Dirks ist Inhaber der 1993 von ihm gegründeten Dirks Compliance Consulting.
Er brachte 1992 das PowerIntegrity-Tool Silent® auf den Markt. Kurz darauf gründete er die Veranstaltungsreihe EMV-Praxis®, um die Verfügbarkeit der erfolgreichen EMV-Seminare zu verbessern.
Leidenschaftlich erforscht er EMV-Phänomene in seinem eigenen Labor mit modernster Mess- und Simulationstechnik. Aus diesem Verständnis entwickelt er Lösungen für Ihre EMV-Probleme.
Von dem kumulierten Know-how aus über vier Jahrzehnten profitieren seine namhaften Kunden in Seminaren und Beratungen. Er schätzt die direkte Zusammenarbeit mit seinen Kunden bei der Lösung schwieriger EMV-Probleme. Aus seiner Arbeit gingen viele Veröffentlichungen hervor.
11:10 Uhr
Nach dem Abschluss des Studiums der Nachrichtentechnik und Elektronik 1983, Mehrjährige Tätigkeit als Vertriebsingenieur bei Rohde & Schwarz, Schlumberger Technologies und Elsinco. Seit 1993 Gründer und Geschäftsführer der Polar Instruments GmbH Österreich. 2009 Vertriebspartnerschaft mit PWB Kanada, Zuverlässigkeitstestsysteme für Leiterplatten. 2014 Eigenentwicklung von speziellen Flying Probe Testlösungen zur Fehlerdiagnose, Impedanzmessung und Signalintegritätsanalyse.
Mr. Brey studied Mechatronics at the University of Applied Science in Regensburg, Germany. Since 2010 he is in Continental Automotive GmbH/Vitesco Technologies GmbH and is engaged with the development of power substrates and interconnect technologies for automotive applications, especially in the area of 48V products.
13:40 Uhr
Empfehlungen aus den IPC Spezifikationen und weitere Aspekte wie Impedanzen und Miniaturisierungsanforderungen werden ebenfalls angesprochen.
Stefan Keller hat BWL studiert und beschäftigt sich seit über 30 Jahren mit Leiterplattentechnologien. In verschiedenen Funktionen in der Arbeitsvorbereitung und im Engineering hat er sehr fundierte praxisbezogene Erfahrungen gesammelt. 2003 wechselte er ins Produktmanagement bei Würth Elektronik und hat dort erfolgreich vor allem zum Ausbau der HDI Technologie beigetragen. Er ist ein gefragter Ansprechpartner in ganz Europa, wenn es um Design Empfehlungen und andere Fragen rund um die Leiterplatte geht.
Jennifer Vincenz ist seit mehr als 30 Jahren im CAD-Design tätig. Sie ist seit 1988 bei der ILFA GmbH in Hannover tätig. Zu ihrem Aufgabenbereich zählen neben dem CAD-Design die interne Aus- und Weiterbildung, Dokumentation sowie die technische Kundenberatung. Ihr fundiertes und praktisches Wissen zu allen Themen der Leiterplattentechnologie hat sie unter anderem im Rahmen des Aufbaus der Abteilung CAM-Auftragsvorbereitung gewonnen und durch ständige Weiterbildung vertieft. Als eine der ersten vom IPC zertifizierten CID, CID+ und FED-Designer ist sie seit 2002 für den FED als Referentin tätig und seit 2008 IPC-Instructor, auch am Schulungskonzept arbeitet sie mit. Mitarbeit an Projekten, Fachveröffentlichungen sowie die Übersetzung von Fachartikeln und die Tätigkeit als Referentin auf Konferenzen Design und Leiterplattentechnologie runden das Bild ab.
15:50 Uhr
Der Vortrag vergleicht den typischen Dokumentationsprozess heute mit den Möglichkeiten moderner Dokumentationswerkzeuge. Er zeigt Möglichkeiten auf, wie die Kommunikation zwischen Layouter und Hersteller/Bestücker verbessert werden, und damit der Fertigungsprozess reibungsloser und sicherer wird.
Jennifer Vincenz ist seit mehr als 30 Jahren im CAD-Design tätig. Sie ist seit 1988 bei der ILFA GmbH in Hannover tätig. Zu ihrem Aufgabenbereich zählen neben dem CAD-Design die interne Aus- und Weiterbildung, Dokumentation sowie die technische Kundenberatung. Ihr fundiertes und praktisches Wissen zu allen Themen der Leiterplattentechnologie hat sie unter anderem im Rahmen des Aufbaus der Abteilung CAM-Auftragsvorbereitung gewonnen und durch ständige Weiterbildung vertieft. Als eine der ersten vom IPC zertifizierten CID, CID+ und FED-Designer ist sie seit 2002 für den FED als Referentin tätig und seit 2008 IPC-Instructor, auch am Schulungskonzept arbeitet sie mit. Mitarbeit an Projekten, Fachveröffentlichungen sowie die Übersetzung von Fachartikeln und die Tätigkeit als Referentin auf Konferenzen Design und Leiterplattentechnologie runden das Bild ab.
In der Vergangenheit, Branchen wie Softwareentwicklung und Halbleiterdesign haben ähnlichen Problemen konfrontiert. Dazu wurden automatisierte Engineering-Prozesse entwickelt, die nicht nur eine Lösung zur Steigerung der Arbeitseffizienz ermöglichten, sondern auch die Erschließung von Designmöglichkeiten, die bisher nicht verfügbar waren.
Celus nutzt das Wissen über Abstraktionsschichten und automatisierte Prozesse aus diesen Branchen und wendet es in Verbindung mit Techniken der Massendatenverarbeitung und des Machine Learnings auf die Hardware-Entwicklung an. Das Ergebnis sind Design-Daten, die nach den Vorgaben des Anwenders in einem automatisierten Verfahren generiert werden.
André Alcalde has more than 10 years experience with the design of electronics, going from industrial-grade power supplies to the power management of mobile devices.
Since 2018, André has been working focused on the challenges of optimizing R&D processes within with the electronics design field, and at the same time unlocking new engineering possibilities, following the same trend seen in other industries.
As CPO at Celus, his mission is to deliver products that match the real needs of their customers, and at the same time empower them to explore new design paradigms in a very intuitive way.
