Vorläufiges Programm* der Technologietage Leiterplatte & Baugruppe 2020

Dienstag, 16. Juni 2020

08:15 Uhr
Registrierung der Teilnehmer

09:00 Uhr

Abschnitt 1: Physik, CAD und Baugruppentechnologie
09:00 Uhr: Signalintegrität und Eigenstörsicherheit elektronischer Baugruppen mehr
Selbst in Schaltungen mit eher niedrigeren Taktfrequenzen kommt es bedingt durch schnelle Schaltflanken moderner Logikbausteine zu sogenannten High-Speed Effekten wie Signal-Verzerrungen, Reflektionen der Signalpegel oder Übersprechen zwischen Signal-Leitungen. Unter Signalintegrität (Signal Integrity) versteht man die Qualität des zu übertragenden digitalen Signals vom Treiber (Sender) zur Last (Empfänger). Bei High-Speed Applikationen, wie zum Beispiel schnell schaltende Speicher (Double Data Rate bis zur vierten Generation DDR4), können die parasitären Effekte der Kupferverbindungsleitungen auf der Leiterplatte nicht mehr vernachlässigt werden, wie es bei niedrigen Frequenzen möglich war. Um die Signalqualität von schnellen Signalen vorherzusagen, können im PCB Entwurfsprozess SI Simulationen diese Probleme lösen helfen.
Referent: Ralf Brüning | Zuken GmbH

Ralf Brüning ist als Produkt Manager und Senior Consultant am Zuken EMC Technology Center in Paderborn mit verantwortlich für die Konzeption und Weiterentwicklung von High-Speed Design- und EMV-Analyse-Werkzeuge (Schwerpunkt Signal- und Power-Integrity). Er ist regelmäßiger Sprecher auf nationalen und internationalen Technologiekonferenzen und -Kongressen. Er beschäftigt sich seit mehr als 30 Jahren mit Elektronik Design Automation (EDA), zuerst bei der Nixdorf Computer AG in den Bereichen Logik-Simulation und Leiterplatten-Fertigungsprozesse, anschließend im EDA-Forschungslabor CADLAB und in der INCASES Engineering GmbH. Nach der Übernahme von INCASES durch Zuken im Jahre 2000 arbeitete er in den letzten Jahren an der Konzeption der Zuken Simulationswerkzeuge entscheidend mit.

09:45 Uhr: Lötflächen und Schablonengeometrien für BTCs und Micro-BGAs
Referent: Rainer Taube | TAUBE ELECTRONIC GmbH

Rainer Taube gründete 1986 nach 10-jähriger Tätigkeit als Fertigungsleiter sein eigenes Unternehmen in Berlin, das er bis heute verantwortlich leitet. Er hat über 40 Jahre Erfahrung im Leiterplattendesign und in der Fertigung elektronischen Baugruppen zurück. Rainer Taube ist Mitglied in nationalen und internationalen Fachgremien und Vorstandsmitglied im FED.

10:30 Uhr
Kaffeepause und Besuch der Ausstellung

11:10 Uhr

Abschnitt 2: Baugruppen- und Leiterplattentechnologie
11:10 Uhr: Korrosion und elektrochemische Migration (ECM) auf elektronischen Baugruppen - Eine potentielle Gefahr durch kombinierte Lötprozesse? mehr
Nach der Begriffsdefinition von Korrosion und elektrochemischer Migration (ECM) werden die potentiellen Gefahren für elektronische Baugruppen und Systeme an Beispielen aus der Praxis anschaulich dargestellt.
Anhand von Ergebnissen aus einem Forschungsprojekt wird aufgezeigt, welche Auswirkungen die Kombination verschiedener Lötprozesse und damit Flussmittel im Fertigungsprozess elektronischer Baugruppen auf deren Zuverlässigkeit hat. Die sich aus den Erkenntnissen ergebenden Verarbeitungsempfehlungen werden erläutert. Abschließend erfolgt ein Ausblick auf ein laufendes Forschungsprojekt, das ionische Verunreinigung in dünnen Spalten unter Komponenten betrachtet.
Referent: Helge Schimanski | Fraunhofer ISIT

Studium Physikalische Technik an der FH Wedel
Abschluss 1991: Dipl.-Ing (FH) Physikalische Technik

Mai 1991 – April 1998: CEM GmbH

Seit Mai 1998: Fraunhofer ISIT
Geschäftsfeld Mikrofertigungsverfahren mit den Schwerpunkten:
• Leitung der Arbeitsgruppe Modul-Services
• Einwerbung und Projektleitung von öffentlichen Forschungsprojekten sowie von bilateralen Forschungs- und Entwicklungsprojekten für Industriekunden
• Leitung der ISIT-Seminaraktivitäten für Inhouse-Schulungen und praktische Trainings (Baugruppenfertigung, Prozesstechnik, manuelles Löten, Rework, u.a.)
• Prozessberatung

Mitgliedschaften:
ZVEI Arbeitskreis „Zuverlässigkeit von Leiterplatten“
FED Arbeitskreis „Baugruppe“
FED Arbeitskreis „3D“
FED Regionalgruppe Hamburg
„Hamburger Lötzirkel“
VDE/VDI Arbeitskreis „Prüftechniken in der Elektronikproduktion“
DVS Fachausschuss 10 „Mikroverbindungstechnik“
GfKORR

11:55 Uhr: Micro-BGAs und BTCs : Strategien für das Layout und die Bestückung
Referent: Markus Biener | Zollner Elektronik AG

Markus Biener, ist vom IPC zertifizierter C.I.D., C.I.D.+ Trainer, FED Designer und Referent. Er befasst sich seit 1994 mit dem Design von Leiterplatten, Baugruppen und Systemen und leitet seit 1998 den internationalen Teilbereich PCB Design & Layout der Zollner Elektronik AG. Der Schwerpunkt ist die Industrialisierung des Schaltungsentwurfes in enger Abstimmung mit der kompletten Design Chain. Er arbeitet seit 2004 in verschiedenen Arbeitskreisen der Verbände FED und ZVEI mit den Themen Design Chain, Aus- und Weiterbildung und Services in EMS mit.

12:40 Uhr
Mittagspause und Ausstellung

13:40 Uhr

Abschnitt 3: Baugruppentechnologie
13:40 Uhr: Wire Bonding auf Leiterplatten mehr
  • Was ist Wire Bonding?
  • Applikationen
  • Wire Bonden auf Leiterplatten
  • Trends in Wire Bonding
Referent: Tobias Hickmann | TPT Wire Bonder GmbH & Co KG

2004 -2008 Studium Mechatronik an der Hochschule München
2009 Diplomarbeit bei Süss Microtec.
Thema: „Mask Aligner Runout Controll“
2009 InnoLas Solutions: Mechanical Design
2010 TPT Wire Bonder: Development
2017 TPT Wire Bonder: CEO

14:25 Uhr: Einflüsse des Leiterplattenlayouts auf die Prozessführung während der Baugruppenproduktion mehr
Die Zuverlässigkeit elektronischer Baugruppen ist u.a. von der Wärmebelastung in Lötprozessen abhängig. Um den Lötwärmebedarf zu reduzieren bietet das Layout der Leiterplatte eine Reihe von Möglichkeiten.
Speziell im Bereich hochlagiger Multilayer- oder Dickkupfer-LP‘s liegt es in der Hand der Entwickler über das Layout der Leiterplatten die Wärmekapazität der Fügestellen zu reduzieren.

Nur wenn diese Reduzierung geling, lässt sich eine hohe Qualität der Lötstellen sicherstellen und eine thermische Schädigung der Leiterplatten im Lötprozess vermeiden. Sinnvoll sind u.a. der Einsatz von Wärmefallen und die Optimierung des Kapillarspaltes.

Aus diesem Grund bildet die Layoutphase eines Projektes bereits die Basis für die spätere Fertigung der Baugruppen in sicheren Prozessfenstern. Die Zuverlässigkeit und Qualität des Endproduktes hängt so direkt vom korrekten Layout der Leiterplatte ab.
Referent: Jürgen Friedrich | Ersa GmbH

Jürgen Friedrich studierte an der Fachhochschule Aalen Maschinenbau und Elektronik. Seit 1998 ist er bei Ersa und verantwortet die Anwendungstechnologie. In enger Zusammenarbeit mit Kunden und wissenschaftlichen Instituten erarbeitet er Lösungen für anspruchsvolle Verbindungsaufgaben, betreut Forschungsprojekte, leistet Prozessunterstützung und Fehleranalytik in Fragen der Weichlöttechnologie. Schulungen zur Löttechnik sowie Präsentationen und Seminare auf internationalen Veranstaltungen runden sein Tätigkeitsfeld ab. Seit 2014 leitet Jürgen Friedrich die zertifizierte AVLE-Kursstätte für Schulungen in der Löttechnik. Friedrich ist zertifizierter Trainer für IPC-A-610 und Mitglied in verschiedenen Arbeitskreisen zur bleifreien Löttechnik, im DKE K 682 sowie verschiedenen Ausschüssen und Gremien des DVS sowie dem VDMA.

15:10 Uhr
Kaffeepause und Ausstellung

15:50 Uhr

Abschnitt 4: Basismaterial-Eigenschaften
15:50 Uhr: Zuverlässige hochtemperaturstabile Basismaterialien werden immer wichtiger mehr
Epoxidharz basierte Materialien für Leiterplatten haben in den letzten Jahren eine kontinuierliche Verbesserung erfahren. Optimierungen in Bezug auf Hochfrequenzeigenschaften waren dabei ein Entwicklungsschwerpunkt.
Einer zweiten Basismaterialeigenschaft muss aber mindestens genauso viel Aufmerksamkeit geschenkt werden – der Hochtemperaturstabilität. Treiber dafür sind z.B. der Einsatz von Halbleitern mit breitem Bandabstand auf GaN- und SiC-Basis, die einerseits effizientere Elektrofahrzeuge ermöglichen, andererseits aber wesentlich höhere Betriebstemperaturen erfordern.
Hierfür müssen neue Basismaterialien einen hohen Widerstand gegen thermische Alterung und eine besonders gute Thermozyklen-Festigkeit aufweisen.
Technolam stellt mit den Basismaterial-Typen NP-175FBH und NPG-180BH zwei Materialien vor, die im Bereich Zuverlässigkeit und thermische Stabilität Maßstäbe setzen.
Referent: Volker Klafki | Technolam GmbH

1986 – 1991 Fachhochschule Aalen, Oberflächentechnik und Werkstoffkunde
1991 – 1993 Siemens Nixdorf AG Augsburg, Prozessingenieur
1993 – 2003 Photo Print Electronic GmbH Schopfheim, Prozessingenieur
2004 – Technolam GmbH Troisdorf

Nach der Diplomprüfung begann seine industrielle Laufbahn im Arbeitsumfeld von Mehrfachverpressungen mit dem Schwerpunkt auf Vorbehandlungs- und Ätzprozessen. Nach seinem Wechsel zu PPE lag sein Aufgabenbereich bei der Innenlagenfertigung und verschiedensten Prozessschritten, die für eine zuverlässige Multilayer-Herstellung erforderlich sind.
2004 wechselte er von der Produktions- auf die Zulieferer-Seite zu Technolam, Nan Yas größtem Basismaterial-Distributor. In seiner aktuellen Funktion berät er Leiterplattenhersteller und OEMs bei der Basismaterial-Auswahl und in Prozessfragen, hält Schulungen und unterstützt bei Zulassungsverfahren.

16:35 Uhr: Innovative Entwärmungskonzepte für die Elektronik durch "Insulated Metal Substrate (IMS)" mehr
"Mehr als die Hälfte aller Elektronikausfälle oder Qualitätseinbußen entstehen durch thermische Überlastung". Die Verbreitung der Elektronik in nahezu alle Bereiche unseres Lebens, erfordert ein von Beginn an durchdachtes Entwärmungskonzept der Elektronik, um die Leistungsfähigkeit, Effizienz und Lebensdauer des Gesamtsystems sicherzustellen. Dies gilt besonders in Bereichen, in denen die Elektronik für immer höhere Leistungen ausgelegt wird, bei gleichzeitig reduziertem Platzangebot für die Elektronik. Ein von Beginn an durchdachtes Entwärmungskonzept der Elektronik ermöglicht eine hohe Zuverlässigkeit der eingesetzten Leistungselektronik-Komponenten wie zum Beispiel Power MOSFETs, IGBTs und Hochleistungs-LEDs. Der Beitrag zeigt die aktuell verfügbaren Technologien des passiven Wärme-Managements über die Leiterplatte und bietet einen Ausblick auf zukünftige Entwicklungstrends.
Referent: Uwe Lemke | AISMALIBAR

Uwe Lemke ist tätig für die Firma AISMALIBAR, die mit dem Leitsatz "Cooling Electronics" ihre Kernkompetenz im Bereich der "Entwärmung über die Leiterplatte" hat. AISMALIBAR ist ein unabhängiger Europäischer Hersteller von IMS Laminaten (Insulated Metal Substrate), mit Produktionsstätten in Europa und China für die weltweite Leiterplattenindustrie. Für seinen Verantwortungsbereich Business Development (D/A/CH), bringt Uwe Lemke mehr als 30 Jahre Erfahrung in der Elektronik-Industrie mit. Schwerpunkt seiner Tätigkeit ist den Kontakt zur gesamten Wertschöpfungskette der Elektronik sicherzustellen, damit bereits in der Anfangsphase neuer Projekt-Überlegungen, umfassende ungefilterte Herstellerangaben aller verfügbaren IMS Technologien von AISMALIBAR zur Entscheidungsfindung vorliegen. Uwe Lemke agiert für AISMALIBAR in der Region D/A/CH vom seinem Standort im Südwesten Deutschlands.

17:20 Uhr
Ende des 1. Veranstaltungstages

Mittwoch, 17. Juni 2020

08:15 Uhr
Registrierung der Teilnehmer

09:00 Uhr

Abschnitt 5: Physik, CAD und Leiterplattentechnologie
09:00 Uhr: Elektromagnetische und physikalische Eigenschaften von Highspeed-Baugruppen in Abhängigkeit von der CAD-Konstruktion mehr
Die Zuverlässigkeit hoher Datatransfers und die Anforderungen an die IT-Sicherheit nehmen zu.
Die CAD-Konstruktion ist entscheidend für die Leistungsfähigkeit und die elektrophysikalische Funktion einer elektronischen Baugruppe.
Die mit dem CAD-Layout vorgegebenen Geometrien repräsentieren die Physik sowie die technischen Vorgaben für die Fertigung der Leiterplatte und die Produktion der Baugruppe.
Die ausschlaggebende Voraussetzung für die Qualität einer Baugruppe ist die fachliche Kompetenz der Menschen, die das CAD-Design konstruieren. Das erfordert ein sehr komplexes Wissen über elektrophysikalische Regeln und industrielle Herstellungstechnologien.
Wir bauen in unserem Vortrag die Brücken für den Kompetenztransfer und das Verständnis zwischen den Disziplinen CAD, Leiterplatte und Baugruppe, damit die partnerschaftliche Zusammenarbeit zu effektiven Entscheidungen führt.
Referent: Arnold Wiemers | LA-LeiterplattenAkademie GmbH

Arnold Wiemers ist seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

Referent: Gerhard Eigelsreiter | Unitel IT-Innovationen e.U.

Gerhard Eigelsreiter entwirft seit 1972 µP-System-Hardware auf Boardebene. Seit 1986 Hardware-Designs mit FPGAs von der Fa. Xilinx.

EMV-gerechte Multilayer-SBC-Designs mit Schwerpunkt FPGAs folgten. Ausgedehnte Grundlagenforschung und mehr als dreißigjährige Erfahrung mit FPGAs bildeten die Basis zur Entwicklung von High-Speed-Embedded-Hardware mit außergewöhnlich guten EMV-Eigenschaften und deshalb hoher funktionaler Stabilität.

Inhaber von unitel IT-Innovationen. Spezialgebiet: Embedded- System-Hardware, SBC-Entwicklung und FPGA-Design.

Veröffentlichungen: Fachartikel in den Zeitschriften Design&Elektronik und Elektronik-Praxis mit den Artikelserien "Die Leiterplatte 2005" und "Die Leiterplatte 2010", sowie das zweisprachige Sonderheft "Die Leiterplatte 2010".

Referent: Nils Dirks | Dirks Compliance Consulting

Nils Dirks ist Inhaber der 1993 von ihm gegründeten Dirks Compliance Consulting.

Er brachte 1992 das PowerIntegrity-Tool Silent® auf den Markt. Kurz darauf gründete er die Veranstaltungsreihe EMV-Praxis®, um die Verfügbarkeit der erfolgreichen EMV-Seminare zu verbessern. Leidenschaftlich erforscht er EMV-Phänomene in seinem eigenen Labor mit modernster Mess- und Simulationstechnik. Aus diesem Verständnis entwickelt er Lösungen für Ihre EMV-Probleme.

Von dem kumulierten Know-how aus über vier Jahrzehnten profitieren seine namhaften Kunden in Seminaren und Beratungen. Er schätzt die direkte Zusammenarbeit mit seinen Kunden bei der Lösung schwieriger EMV-Probleme. Aus seiner Arbeit gingen viele Veröffentlichungen hervor.

10:30 Uhr
Kaffeepause und Besuch der Ausstellung

11:10 Uhr

Abschnitt 6: Physik und Produktkonzept
11:10 Uhr: Impedanztoleranzen auf Highspeed-Boards in Abhängigkeit von der Kontaktierungsstrategie und der Geometrie des Routings mehr
Der Vortrag befasst sich mit den theoretischen Grundlagen der High-Speed-Signalübertragung, der Impedanzauslegung unter Berücksichtigung der elektrischen und geometrischen Limitierungen beim Signal-Routing. Die Betrachtung von verlustbehafteten Übertragungsleitungen verschafft einen Ausblick auf künftige Anwendungen im Frequenzbereich über 3 GHz.
Referent: Herrmann Reischer | Polar Instruments GmbH

Nach dem Abschluss des Studiums der Nachrichtentechnik und Elektronik 1983, Mehrjährige Tätigkeit als Vertriebsingenieur bei Rohde & Schwarz, Schlumberger Technologies und Elsinco. Seit 1993 Gründer und Geschäftsführer der Polar Instruments GmbH Österreich. 2009 Vertriebspartnerschaft mit PWB Kanada, Zuverlässigkeitstestsysteme für Leiterplatten. 2014 Eigenentwicklung von speziellen Flying Probe Testlösungen zur Fehlerdiagnose, Impedanzmessung und Signalintegritätsanalyse.

11:55 Uhr: Chip Embedding in a 48V Inverter mehr
In automotive applications, the 48V Inverter is usually integrated in an electric motor. The mounting place direct at the electric motor requires an extremely compact assembly concept with a maximum utilization of the power components. To fulfill these requirements, a single PCB solution in combination with chip embedding technology was chosen.
Referent: Roland Brey | Vitesco Technologies GmbH

Mr. Brey studied Mechatronics at the University of Applied Science in Regensburg, Germany. Since 2010 he is in Continental Automotive GmbH/Vitesco Technologies GmbH and is engaged with the development of power substrates and interconnect technologies for automotive applications, especially in the area of 48V products.

12:40 Uhr
Mittagspause und Ausstellung

13:40 Uhr

Abschnitt 7: CAD-Design, Leiterplattentechnologie und Kosten
13:40 Uhr: HDI-Designregeln für die CAD-Konstruktion mehr
In diesem Vortrag werden die Zusammenhänge zwischen Design Rules und Herstellbarkeit, Kosten und Zuverlässigkeit der Leiterplatte betrachtet. Dabei wird schnell klar, „Designregeln“ bedeutet viel mehr als nur Leiterbahnbreiten und –Abstände.
Empfehlungen aus den IPC Spezifikationen und weitere Aspekte wie Impedanzen und Miniaturisierungsanforderungen werden ebenfalls angesprochen.
Referent: Stefan Keller | Würth Elektronik GmbH & Co. KG

Stefan Keller hat BWL studiert und beschäftigt sich seit über 30 Jahren mit Leiterplattentechnologien. In verschiedenen Funktionen in der Arbeitsvorbereitung und im Engineering hat er sehr fundierte praxisbezogene Erfahrungen gesammelt. 2003 wechselte er ins Produktmanagement bei Würth Elektronik und hat dort erfolgreich vor allem zum Ausbau der HDI Technologie beigetragen. Er ist ein gefragter Ansprechpartner in ganz Europa, wenn es um Design Empfehlungen und andere Fragen rund um die Leiterplatte geht.

14:25 Uhr: Leiterplattenkosten in Abhängigkeit vom CAD-Design mehr
Kleinere Bauteile, schnellere Schaltgeschwindigkeiten, höhere Leistung und vieles mehr muss in Ihrem Produkt Berücksichtigung finden. Natürlich stellt sich sofort die Frage nach den Kosten für adäquate, moderne High-Tech-Leiterplatten. Welchen Einfluss hat eine Designentscheidung auf die Kosten für die Leiterplatte? Der Vortrag zeigt den Aufwand in der Leiterplattenproduktion in Abhängigkeit der Anforderungen und damit eine Ableitung der zu erwartenden Kosten für Ihr Produkt dar.
Referent: Jennifer Vincenz | ILFA GmbH Feinstleitertechnik

Jennifer Vincenz ist seit mehr als 30 Jahren im CAD-Design tätig. Sie ist seit 1988 bei der ILFA GmbH in Hannover tätig. Zu ihrem Aufgabenbereich zählen neben dem CAD-Design die interne Aus- und Weiterbildung, Dokumentation sowie die technische Kundenberatung. Ihr fundiertes und praktisches Wissen zu allen Themen der Leiterplattentechnologie hat sie unter anderem im Rahmen des Aufbaus der Abteilung CAM-Auftragsvorbereitung gewonnen und durch ständige Weiterbildung vertieft. Als eine der ersten vom IPC zertifizierten CID, CID+ und FED-Designer ist sie seit 2002 für den FED als Referentin tätig und seit 2008 IPC-Instructor, auch am Schulungskonzept arbeitet sie mit. Mitarbeit an Projekten, Fachveröffentlichungen sowie die Übersetzung von Fachartikeln und die Tätigkeit als Referentin auf Konferenzen Design und Leiterplattentechnologie runden das Bild ab.

15:10 Uhr
Kaffeepause und Ausstellung

15:50 Uhr

Abschnitt 8: ECAD-Dokumentation
15:50 Uhr: Forderungen an die Dokumentation eines CAD-Designs mehr
Die Dokumentation eines CAD-Designs ist eine ungeliebte, aber meist notwendige Aufgabe. Unklare oder fehlende Anweisungen können zu terminlichen und kostenintensiven Fehlern in der Fertigung und Bestückung führen. Missverständnisse, Spezialfälle oder die Zusammenarbeit mit einem neuen Partner bergen unkalkulierbare Risiken. Die Standardwerkzeuge/ eCAD-Tools bieten oft nur rudimentäre Möglichkeiten zur Dokumentation, oder sie produzieren Unmengen an Dateien, die aufwendig zusammengeführt werden müssen.
Der Vortrag vergleicht den typischen Dokumentationsprozess heute mit den Möglichkeiten moderner Dokumentationswerkzeuge. Er zeigt Möglichkeiten auf, wie die Kommunikation zwischen Layouter und Hersteller/Bestücker verbessert werden, und damit der Fertigungsprozess reibungsloser und sicherer wird.
Referent: Achim Schulte | tecnotron electronik GmbH

Achim Schulte ist als Sales Manager des Software Vertriebs bei der tecnotron elektronik gmbh tätig. Seit 1999 ist er mit Support, Training, Vertrieb und Marketing von EDA Produkten verschiedener Hersteller beschäftigt. Er hat in dieser Zeit Tools von Pulsonix, Downstream Technologies, iCD, Cadence und Mentor betreut. Dabei wurde das Spektrum von der Hardwareentwicklung, über das Layout bis zu den Postprozessen behandelt.

16:35 Uhr: KI-unterstützte Generierung von Schaltpläne, Stücklisten und PCB-Layouts mehr
In einem Umfeld, in dem der Bedarf an elektronischen Produkten ständig steigt, wird die Skalierung von Ingenieurteams zur Erfüllung der Designanforderungen zu einer großen Herausforderung.
In der Vergangenheit, Branchen wie Softwareentwicklung und Halbleiterdesign haben ähnlichen Problemen konfrontiert. Dazu wurden automatisierte Engineering-Prozesse entwickelt, die nicht nur eine Lösung zur Steigerung der Arbeitseffizienz ermöglichten, sondern auch die Erschließung von Designmöglichkeiten, die bisher nicht verfügbar waren.
Celus nutzt das Wissen über Abstraktionsschichten und automatisierte Prozesse aus diesen Branchen und wendet es in Verbindung mit Techniken der Massendatenverarbeitung und des Machine Learnings auf die Hardware-Entwicklung an. Das Ergebnis sind Design-Daten, die nach den Vorgaben des Anwenders in einem automatisierten Verfahren generiert werden.
Referent: André Alcalde | Celus

André Alcalde has more than 10 years experience with the design of electronics, going from industrial-grade power supplies to the power management of mobile devices.
Since 2018, André has been working focused on the challenges of optimizing R&D processes within with the electronics design field, and at the same time unlocking new engineering possibilities, following the same trend seen in other industries.
As CPO at Celus, his mission is to deliver products that match the real needs of their customers, and at the same time empower them to explore new design paradigms in a very intuitive way.

17:20 Uhr
Ende der Veranstaltung
*Programmänderungen vorbehalten

Aussteller 2020