Programm 2019

Dienstag, 9. Juli 2019

08:15 Uhr
Registrierung der Teilnehmer
09:00 Uhr
Embedded Components / AML-Technik® - Ein Bericht aus der Praxis mehr
Der Vortrag spiegelt über 20 Jahre Embedding von Bauteilen in Leiterplatten wieder, ein Bericht aus der Praxis.
Bereits Anfang der 90er Jahre hat die Hofmann Leiterplatten SMD Bauteile in Leiterplatten integriert. Die patentierte AML-Technik (Aktiver Multi Layer) hat sich in den letzten Jahren im industriellen Sektor als eine wirkungsvolle Möglichkeit zur Miniaturisierung und vor Schutz von Umwelteinflüssen erwiesen. Informieren Sie sich in diesem Vortrag über das Fertigungsverfahren, die Vorteile und Risiken und werfen Sie einen Blick auf Beispiele aus der Praxis.

Referent: Thomas Hofmann | Hofmann Leiterplatten GmbH

Thomas Hofmann, geboren 1970 in Regensburg Beruf: Gesellschafter und Geschäftsführer der Hofmann Leiterplatten GmbH Beruflicher Werdegang und Firmengeschichte: 1988: Firmengründung mit Leiterplatten und Frontplattenfertigung 1989: Berufsabschluss zum Energieanlagenelektroniker 1996: Patentanmeldung „Aktiver Multi Layer“ 1999: Umfirmierung zur Hofmann Leiterplatten GmbH seit 2004: Vorträge in verschiedenen Kongressen und Workshops zum Thema Bauteilintegration in Leiterplatten 2011: Gewinner des Best Paper Awards im Technlogie Sector auf der ECWC12 in Taiwan 2016 Ernennung zum ehrenamtlichen Richter beim Finanzgericht Nürnberg 2016: Gewinner des Best Paper Awards im Sektor Anwendungstechnik auf der ECWC14 in Seoul

09:45 Uhr
Dimensionierung von Lötflächen mehr
Obwohl die elektronischen Bauteile in den vergangenen Jahren kontinuierlich kleiner wurden, basieren die Standards für die entsprechenden Lötflächen auf Leiterplatten noch immer auf einem Konzept, das bereits mit dem Erscheinen von SMD-Bauteilen entwickelt wurde.
 Dies führt häufig zu Problemen im Design und insbesondere der Baugruppenfertigung und kann auch die Zuverlässigkeit der Lötstellen beeinträchtigen.
 Die immer kleiner werdenden Bauteilanschlüsse und die gleichzeitige Verwendung ganz unterschiedlich großer Bauteilgehäuse auf einer Baugruppe erfordern ein neues Konzept zur Berechnung der Anschlussflächen auf Leiterplatten. Dem trägt der Ansatz zu einem Proportionalen Anschlussflächen Dimensionierungskonzept Rechnung, der hier präsentiert wird.
Referent: Rainer Taube | TAUBE ELECTRONIC GmbH

Rainer Taube gründete 1986 nach 10-jähriger Tätigkeit als Fertigungsleiter sein eigenes Unternehmen in Berlin, das er bis heute verantwortlich leitet. Er hat über 40 Jahre Erfahrung im Leiterplattendesign und in der Fertigung elektronischen Baugruppen zurück. Rainer Taube ist Mitglied in nationalen und internationalen Fachgremien und Vorstandsmitglied im FED.

10:30 Uhr
Kaffeepause und Besuch der Ausstellung
11:10 Uhr
Herausforderungen beim Einsatz von Stufenschablonen mehr
In der Elektronik Fertigung hat die Mischbestückung immer noch einen hohen Stellenwert. Um diese Mischbestückung realisieren zu können, kommen Stufenschablonen zum Einsatz. In diesem Vortrag wird auf die Herstellung der Stufenschablonen eingegangen und die unterschiedlichen Stufenschablonentypen vorgestellt. Welche Einflussfaktoren beim Einsatz von Stufenschablonen zu berücksichtigen sind und welche Designempfehlungen zu beachten sind, werden an diversen Beispielen aufgezeigt.
Referent: Carmina Läntzsch | LaserJob GmbH

Frau Carmina Läntzsch beendete ihr Studium an der Naturwissenschaftlich-Technische Akademie in Isny 1984 als CTA. Sie startete ihre Karriere bei der Firma Kester Solder in dem Bereich Forschung und Entwicklung von Lotpasten und Flussmitteln für die elektronische Fertigung. Seit 2007 ist Sie bei der Firma LaserJob GmbH als Qualitätsmanager angestellt.

11:55 Uhr
Produkt Industrialisierung entlang der Design Chain mehr
Der Beitrag befasst sich mit der Entstehung eines Elektronikproduktes und die Möglichkeiten der Industrialisierung. Hier werden die Themen „Design for Exellence“ und „digitale Planung“ betrachtet.
Darüber hinaus wird die Problematik der Aus- und Weiterbildung im Bereich der Leiterplatte und des PCB Designs beleuchtet.

Referent: Markus Biener | Zollner Elektronik AG

Markus Biener, ist vom IPC zertifizierter C.I.D., C.I.D.+ Trainer, FED Designer und Referent. Er befasst sich seit 1994 mit dem Design von Leiterplatten, Baugruppen und Systemen und leitet seit 1998 den internationalen Teilbereich PCB Design & Layout der Zollner Elektronik AG. Der Schwerpunkt ist die Industrialisierung des Schaltungsentwurfes in enger Abstimmung mit der kompletten Design Chain. Er arbeitet seit 2004 in verschiedenen Arbeitskreisen der Verbände FED und ZVEI mit den Themen Design Chain, Aus- und Weiterbildung und Services in EMS mit.

12:40 Uhr
Mittagspause und Ausstellung
13:40 Uhr
Highspeed-Design mehr
Die Anforderungen derzeitiger CPUs, MPUs und SOCs (System on Chip), sowie FPGAs an das Stromversorgungssystem auf und in Multilayer-Leiterplatten haben ein Ausmaß an Komplexität erreicht, das mit gängigen Lagenaufbauten nur noch schwer bis gar nicht mehr zu bewältigen ist. Breitbandige Stromversorgungsentkopplung von Power-Planes ist mehr denn je das Gebot der Stunde. Dieser Vortrag umreißt Lösungswege anhand von in der Praxis realisierten Projekten im Bereich „embedded“ Hardware Baugruppen.
Referent: Gerhard Eigelsreiter | Unitel IT-Innovationen e.U.

Entwirft seit 1972 µP-System-Hardware. Fundierte Praxis im Schaltungsentwurf mit CPUs, MPUs und FPGAs bildete die Basis zur Entwicklung von High-Speed Embedded-Hardware mit besten EMV Eigenschaften und außergewöhnlicher Stabilität.

14:25 Uhr
Physik + Impedanzen für Highspeed-Multilayer mehr
Steigende Signalfrequenzen, höhere Signalbandbreite und kürzere Pulsanstiegszeiten stellen auch immer größere Anforderungen an die Leiterplatte.Um die Signalintegrität und somit zuverlässige Schaltungsfunktion sicherzustellen, ist eine gezielte Simulation der Übertragungseigenschaften von Leiterbahnen erforderlich. Der Vortrag behandelt die wesentlichen physikalischen Leitungsparameter und deren rechnerische Berücksichtigung.
Referent: Herrmann Reischer | Polar Instruments GmbH

Nach dem Abschluss des Studiums der Nachrichtentechnik und Elektronik 1983, Mehrjährige Tätigkeit als Vertriebsingenieur bei Rohde & Schwarz, Schlumberger Technologies und Elsinco. Seit 1993 Gründer und Geschäftsführer der Polar Instruments GmbH Österreich. 2009 Vertriebspartnerschaft mit PWB Kanada, Zuverlässigkeitstestsysteme für Leiterplatten. 2014 Eigenentwicklung von speziellen Flying Probe Testlösungen zur Fehlerdiagnose, Impedanzmessung und Signalintegritätsanalyse.

15:10 Uhr
Kaffeepause und Ausstellung
15:50 Uhr
Basismaterialien für Hochtemperatur und HF/HSD-Anwendungen mehr
In der Leiterplattentechnologie zeichnen sich seit Langem Trends ab, die sich mit der Zeit auch Schritt für Schritt durchsetzen. Es ist zu erkennen, dass die Entwicklung hin zu immer höheren Leistungsdichten, steigenden Verlustleistungen und Verarbeitungstemperaturen, sowie zu immer höheren Dauerbetriebstemperaturen geht.
Bestehende Harzsysteme, die sich seit Jahren im Markt bewährt haben, werden in dieser fortlaufenden Entwicklung auf lange Sicht an ihre Grenzen stoßen. Die Entwicklung neuer Materialien mit optimierten Materialeigenschaften, die zukünftigen Herausforderungen standhalten sollen, wird unumgänglich. Um weiterhin die Vorteile traditioneller Harzsysteme nutzen zu können, liegt der Focus der Entwicklung auf der Modifikation und Optimierung bestehender Systeme. So ist es gelungen auf Basis der duroplastischen Epoxidharzchemie sowohl neuartige, thermisch beständige Materialien für anspruchsvolle Hochtemperaturanwendungen, wie auch neue Materialien für Anwendungen im Hochfrequenz- und HSD-Bereich zu entwickeln. Somit vereint man die Vorteile der bewährten Verarbeitbarkeit eines FR4-Materials im Leiterplattenprozess mit optimierten Materialeigenschaften und schafft eine Grundlage für neuartige Hochleistungsbaugruppen.
Die erhöhte thermische Beständigkeit ergibt sich dabei aus der Kombination unterschiedlicher Kennwerte und kann nicht alleine über einen hohen Tg-Wert definiert werden. So wie traditionelle Materialien bei zukünftigen Anforderungen an ihre Grenzen kommen, so sollte auch die traditionelle Bewertung dieser Materialien hinterfragt werden. Kennwerte, wie der Tg-Wert oder der von der UL definierte MOT, können nicht mehr alleine als Eigenschaften zur Aussage über die thermische Beständigkeit eines Materials herangezogen werden.
Neben den thermischen Eigenschaften werden auch Einflussfaktoren des Basismaterials auf HF bzw. HSD Anwendungen erläutert.
Die Fragen nach den Kriterien zur Auswahl des richtigen Materials, sowie die entsprechenden Prüfmethoden und Untersuchungen werden im Vortrag erläutert.
Die Leistungsfähigkeit der neuen, modifizierten Systeme wird aufgeführt und neue Lösungen für Herausforderungen in den Bereichen HF/HSD und Hochtemperatur-Applikationen vorgestellt.

Referent: Dr. Anna Graf  | Isola GmbH

Anna Graf studierte an der RWTH Aachen Chemie mit anschließender Promotion im Bereich der Organischen Chemie. Danach begann sie 2010 bei der Isola GmbH ein Trainee-Programm, dass ihr einen grundlegenden Einblick in die Thematik des Basismaterials ermöglichte. Seit 2011 ist sie bei der Isola als Anwendungstechnikerin tätig und übernahm in 2016 als Gruppenleiterin Anwendungstechnik die Verantwortung für diesen Bereich. Zudem betreut sie seit April 2019 das Aufgabenfeld OEM Marketing Automotive Europe.

16:35 Uhr
WAK von Leiterplatten
Referent: Wolfgang Motzek | Coronex Electronic GmbH
17:20 Uhr
Zuverlässigkeitsberechnung von Leiterplatten und Baugruppen unter Referenz-, Test- und Betriebsbedingungen mehr
Ein wesentliches Zuverlässigkeitskriterium einer elektronischen Baugruppe ist Ihre Lebensdauer. Zuverlässigkeitskritische Merkmale müssen bereits während der Baugruppenentwicklung identifiziert und bewertet werden. Eine Beurteilung der Produktqualität und Produktzuverlässigkeit ist zwingend notwendig. Bereits während der Produkterprobung werden hierbei zuverlässigkeitsabbildende Merkmale ermittelt. Qualität und Zuverlässigkeit sind eng verknüpfte Grundanforderungen. Neben industriellen Standardrichtlinien und anzuwendenden Normen ist die Kenntnis über grundlegende Zuverlässigkeitsstatistik ratsam. Neben den Mechanismen sollen Grundlagen der Zuverlässigkeitsstatistik hinsichtlich Datenauswertung, Zuverlässigkeitstestplanung und Interpretation kompakt vermittelt werden. Weiter soll der Vortrag einen Einblick in Zweck und Anwendung von Industrie Richtlinien bieten.
Referent: David Dudek | Trainalytics GmbH

David Dudek ist seit 10 Jahren als Projekt- und Zuverlässigkeitsingenieur bei der Firma Trainalytics aus Lippstadt tätig. Bereits während seines Studiums der Elektrotechnik lag sein Schwerpunkt in der Aufbau- und Verbindungstechnik. Einer Fortbildung zum Certified Interconnect Designer (CID) folgten Weiterbildungen zum Certified-IPC-Specialist (CIS) für IPC-A-610 „Abnahmekriterien für elektronische Baugruppen“ und für IPC-6012 „Qualifikation und Leistungsspezifikation für starre Leiterplatten“ sowie zum Zuverlässigkeitsingenieur im Reliability Black Belt®-Programm der Reliability Engineering Academy. Als Trainalytics Mitarbeiter betreut er die Umweltsimulation, plant und führt Zuverlässigkeitstests durch. Außerdem leitet er die elektrische Messtechnik, die statistische Datenauswertung und den Schulungsbereich.

17:55 Uhr
Ende des 1. Veranstaltungstages

Mittwoch, 10. Juli 2019

08:15 Uhr
Registrierung der Teilnehmer
09:00 Uhr
MID: Innovative Schaltungsträger in 3D mehr
Die Verwendung von 3-dimensionalen Schaltungsträgern gewinnt zunehmend an Bedeutung in zahlreichen Anwendungen von Automotive, Medizintechnik und HF-Technik. Die gängigsten Verfahren in der Herstellung von 3D-MID werden von der Layoutgestaltung bis zur Oberfläche vorgestellt und die Prozesse hinsichtlich Produktionskosten, -dauer und Stückzahl gegenübergestellt. CONTAG bietet verschiedene Produktionsvarianten an um einen schnellen und gesicherten Prozess vom Prototypen bis zur Serie für seine Kunden zu garantieren. Ausgewählte Themen aus aktueller Forschung und Entwicklung geben Einblicke in das zukünftige Potential von 3D-MID.
Referent: Dr. Hendrik Mohrmann | CONTAG AG

Studium der Physik in Kiel, Paris und Berlin; Physik-Diplom in Rastertunnelmikroskopie (Nanotechnologie) an der FU Berlin; 2018: Promotion in IR-Spektroskopie von Proteinen an der FU Berlin; Seit 2018: Abteilungsleiter, Technologe und F&E bei der CONTAG AG

09:45 Uhr
Flexible, lötbare Leiterplatten mehr

Der Vortrag gibt einen Überblick über lötbare, flexible Leiterplatten. Ausgehend von verschiedenen Anwendung aus der Praxis werden Grundlagen vermittelt über Materialeigenschaften, Lagenaufbauten und Via Optionen, mechanische und thermische Funktionen sowie Standards und Designregeln bis hin zur Weiterverarbeitung.
Seitenblicke zur und Vergleiche mit der Starrflextechnik runden den Vortrag ab.

Referent: Andreas Schilpp | Würth Elektronik GmbH & Co. KG

Andreas Schilpp studierte Physikalische Technik an der Hochschule Heilbronn. Danach arbeitete er als Entwicklungsingenieur in der Halbleiterindustrie und als Applikationsingenieur und Laborleiter in einem führenden Unternehmen der MSR-Technik. Seit 1994 ist er als Produktmanager bei Würth Elektronik tätig. Er betreute viele interne Entwicklungsprojekte und unterstützte Kunden beim Design in HDI und Heatsink Technologien. Als Produktmanager für Starrflex Leiterplatten war Andreas Schilpp viele Jahre ein bekannter Spezialist und verantwortlich für diesen Produktbereich. Vortragstätigkeit bei Designkonferenzen im In- und Ausland, Webinare, Seminare bei Bildungsinstituten sowie Gastvorlesungen an Hochschulen gehörten zu seinem Aufgabenbereich. Seit 2018 verantwortet er den Bereich Technisches Marketing am Standort Niedernhall.

10:30 Uhr
Kaffeepause und Besuch der Ausstellung
11:10 Uhr
IPC-A-600 / IPC-A610 - Fehlerbilder aus der täglichen Praxis der Leiterplattenanalyse mehr
Aus aktuellen Analysen von Rohleiterplatten und Baugruppen werden besonders aussagekräftige Fehlerbilder herausgegriffen und diese in den Kontext der Normen IPC-A-600 und IPC-A-610 gestellt. Der Vortrag verdeutlicht unter andrem, wie sich Design-Fehler der Rohleiterplatte auf die Lötstellenqualität und Zuverlässigkeit der Baugruppe auswirken.
Referent: Thomas Kuhn | Halbleiter-Test & Vertriebs-GmbH

2002-2008 Studium an der Technischen Universität Darmstadt: Fachgebiet Mikro- und Feinwerktechnik, 2008-2011 Technischen Universität Darmstadt: Wissenschaftlicher Mitarbeiter am Fachgebiet Lichttechnik, 2011-2012 HTV GmbH Bensheim: Test und Entwicklung, seit 2012 HTV GmbH Bensheim: Assistent der Geschäftsleitung

11:55 Uhr
Simulation vs Rule of Thumb mehr
Was haben die großen Unternehmen, wie Samsung, Apple, Intel und IBM gemeinsam, sie nutzen Simulation schon zu Beginn des Designprozesses intensiv. Durch diese Ansatz wird das Unternehmen in die Lage versetzt schon frühzeitig Fehler zu korrigieren und viel tiefer ein Designverständnis zu erlangen. In dem Vortrag möchte ich den Erkenntnisgewinn durch Simulation darstellen. An 2 praxisrelevanten Beispielen soll gezeigt werden wie einfach und schnell Ergebnisse und daraus Erkenntnisse abgeleitet werden können. Beispiel 1 ist die Optimierung der Induktivität des Kommutierungsloops einen DC/DC Wandlers. Beispiel 2 ist die Optimierung eines DiffPairs über Steckverbinder und mehrere Platinen hinweg.
Referent: Ronald Weber | CADFEM GmbH

- Studium Elektrotechnik in Aachen
- seit 25 Jahren in Bereich Design Dienstleistung tätig
- 12 Jahre eigene Firma für Design-Dienstleistung speziell für Simulation und Messung
- seit 1,5 Jahren bei CADFEM für Business Development Electronis zuständig

12:40 Uhr
Mittagspause und Ausstellung
13:40 Uhr
Design Constraints für SI und DFM mehr
Mit den stetig steigenden Anforderungen nach schnelleren, kostengünstigeren und leistungsfähigeren Elektronikbaugruppen steigt die Anzahl der Designregeln (Constraints). Der Vortrag erläutert, wie Constraints sinnvoll und übersichtlich erfasst werden. Die Teilnehmer erfahren, wie Verstöße gegen SI- und DFM-Regeln vom PCB Designer mit bzw. ohne Simulation erkannt und gelöst werden können. Mit heutigen PCB Layout Tools lassen sich Designregeln zentral verwalten und als online DRC in Echtzeit prüfen. Ziel sollte es stets sein, Fehler sofort zu erkennen und zu vermeiden, und nur bei schwierigen Fällen einen Experten zu Hilfe zu ziehen.
Darüber hinaus können die Design for Manufacturing Regeln für jede Kombination aus Bestücker und Leiterplattenfertiger unterschiedlich sein. Durch die Einhaltung der Vorgaben reduzieren sich fertigungsbedingte Rückfragen sowie die Fertigungszeiten für Leiterplatten, ganz ohne Mehraufwand.

Referent: Dirk Müller | FlowCAD

Studium der Elektrotechnik mit der Vertiefungsrichtung Technische Informatik; Support und später Vertrieb von Embedded Computern für Industriedrucksysteme; 2 Jahre verantwortlich für französisches Tochterunternehmen; 3 Jahre Aufbau und Verantwortung für Tochterunternehmen in USA; 2 Jahre direkter Vertrieb von Cadence PCB Produkten in Zentraleuropa; Gründung von FlowCAD als PCB Produkte Vertrieb für Cadence; FlowCAD bietet heute Software für die Simulation und das Design von Elektronik

14:25 Uhr
Multiboard-Design - Herausforderungen und Lösungsansätze in der Baugruppenentwicklung mehr
Der fortschreitende Trend zu „klein aber fein“ erfordert vom Konzept bis zur fertigen Baugruppe Entwicklungswerkzeuge, die nicht nur individuelle Platinen betrachten, sondern das gesamte System. Typische Technologien beim Multiboard Design sind Package-on-Package (PoP), Chip-on-Board (CoB). Hohe Packungsdichten werden aber auch erreicht durch verschiedene Embedded Component Technologien. Je nach Industriezweig sind beim Layout auch Wirebond bzw. Flip-Chip-Technologien zu unterstützen. Für die Qualitätssicherung sollten CAD-Anwendungen über integrierte Prüfroutinen verfügen, angefangen vom Electrical-Rule-Check, über den Design-Rule-Check bis hin zur Prüfung der Einhaltung von Fertigungsregeln. Der Vortrag gibt einen Überblick zu Herausforderungen bei der Konzeption und Entwicklung moderner Baugruppentechnologien und wie die erforderliche Funktionalität in eCAD-Lösungen bereitgestellt werden kann.
Referent: Martin Santen | Zuken GmbH

Studium der Elektrotechnik an der Technischen Universität in Karlsruhe von 1987 bis 1992 mit der Vertiefungsrichtung Integrierte Schaltungen Applikations-Ingenieur bei der Firma Hoschar Systemelektronik GmbH von 1992 bis 1998 Tätig für die Zuken GmbH seit 1998, davon bis 2000 im Customer Service, von 2000 bis 2014 im Presales, von 2014 bis 2016 im Projektorganisationsteam uns seit 2016 Leiter des Team eCAD

15:10 Uhr
Kaffeepause und Ausstellung
15:50 Uhr
Kostenkalkulation komplexer Multilayer mehr
Der bei der Produktion von Leiterplatten anfallende Aufwand hängt von zahlreichen Faktoren ab. Für Außenstehende erscheinen die wesentlichen Einflussfaktoren wenig transparent.
Gerade bei der Konzeption komplexer Leiterplatten ist es jedoch sinnvoll, den zu erwartenden Aufwand ungefähr zu kennen, um sinnvolle Entscheidungen fällen zu können.
Im Vortrag werden die wesentlichen Kostenblöcke bei der Leiterplattenfertigung gezeigt. Damit sollen sowohl Entwickler wie auch Entscheider in die Lage versetzt werden, frühzeitig die kostentechnischen Auswirkungen ihrer Design-Entscheidungen abschätzen zu können.
Referent: Holger Schmidt | ILFA GmbH

Geb. 01.01.65 in Jena Lehre/Abitur bei Carl Zeiss Jena Studium der „Elektroniktechnologie“ an der Ingenieurhochschule Mittweida, Abschluss Dipl.Ing. Arbeit bei mehreren Leiterplattenfertigern in Arbeitsvorbereitung/CAM und verschiedenen Bereichen der Produktion in unterschiedlichen Positionen Erfahrungen im Bereich Layout, Bestückung, Löten, Testen Bei ILFA seit 2010, 6 Jahre als Fertigungsleiter, aktuell beim Engineering/R&D

16:35 Uhr
Mit der IPC A-600 in die Zukunft? mehr
Die Konstruktion und Produktion von Leiterplatten und Baugruppen wird erheblich variantenreicher. Ein Regelwerk für die Beurteilung der Qualität der Leiterplatte als Träger der elektronischen Komponenten ist unverzichtbar.
Die IPC A-600 wird weltweit gerne als Referenz für Leiterplatten angezogen. Damit ist zu prüfen, ob dieses Dokument unsere heutigen Anforderungen erfüllen kann.
Referent: Arnold Wiemers | LeiterplattenAkademie GmbH

Seit 1980 selbstständig als Softwareentwickler für die Kalkulation, die Fertigungsabläufe und Fertigungsleitsteuerung von Leiterplatten. Ab 1983 angestellter Geschäftsführer für den Fachbereich CAD der ILFA GmbH, Aufbau der CAM in den 1990er Jahren und ab 2000 Technologieberatung für komplexe Leiterplatten. Seit 2009 Mitinhaber und Technischer Direktor der LA-LeiterplattenAkademie GmbH. Fachseminare zur Leiterplatten- und Baugruppentechnologie. Mitarbeit am Schulungskonzept der entsprechenden Fachverbände. Vom IPC zertifizierter CID, CID+, CIS 6012, Tutor und Trainer. ZED. Aktives Mitglied im AK-Design des ZVEI. Förderung der Ausbildung an Berufs-, Fach- und Hochschulen.

17:20 Uhr
Ende der Veranstaltung

Sponsoren

Aussteller